This thesis presents a new startup circuit designed and implemented to achieve optimized current consumption features over a wide supply voltage range. This makes the architecture suitable for high voltage industrial and automotive applications. The circuital solution exploits leakage current of a MOS transistor in off state. The validation of the architecture has been performed by demonstrating the unicity of the stability point and the effectiveness in reaching it. The robustness of the proposed solution is ensured by the balancing of leakage currents of devices of the same type. The proposed circuit is implemented in BCD 110 nm technology node, and it is based on 40V DMOS transistors.
Questa tesi presenta un innovativo circuito di start-up progettato e implementato per ottenere consumo di corrente ottimizzato in funzione di un vasto range di tensioni di alimentazione. Questo rende l’architettura adatta ad applicazioni industriali ad alta tensione e ad applicazioni automotive. La soluzione circuitale sfrutta l’effetto di corrente di leakage del transistore MOS spento. La validazione dell’architettura è stata svolta dimostrando l’unicità del punto di stabilità e la sua efficacia nel raggiungerlo. La robustezza della soluzione proposta è assicurata da un bilancio di correnti di leakage di dispositivi dello stesso tipo. Il circuito proposto è implementato in nodo tecnologico BCD 110nm e si basa sull’utilizzo di transistori DMOS.
Leakage driven start-up circuit: a novel approach for efficient circuit ramp-up
Devoti, Lara
2023/2024
Abstract
This thesis presents a new startup circuit designed and implemented to achieve optimized current consumption features over a wide supply voltage range. This makes the architecture suitable for high voltage industrial and automotive applications. The circuital solution exploits leakage current of a MOS transistor in off state. The validation of the architecture has been performed by demonstrating the unicity of the stability point and the effectiveness in reaching it. The robustness of the proposed solution is ensured by the balancing of leakage currents of devices of the same type. The proposed circuit is implemented in BCD 110 nm technology node, and it is based on 40V DMOS transistors.File | Dimensione | Formato | |
---|---|---|---|
2024_04_Devoti_ExecutiveSummary.pdf
non accessibile
Descrizione: Executive summary
Dimensione
1.1 MB
Formato
Adobe PDF
|
1.1 MB | Adobe PDF | Visualizza/Apri |
2024_04_Devoti_Thesis__.pdf
non accessibile
Descrizione: Thesis
Dimensione
2.58 MB
Formato
Adobe PDF
|
2.58 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/10589/219605