Study of a predictive module for SAR ADC

This work aims to improve the SAR ADC present in the general purpose microcontroller STM32, which addresses many different applications. It is used for healthcare monitoring or industrial motor control, thus signals with very different bandwidth. Considering this kind of low-activity signals, the SAR ADC can be improved with a predictive module to avoid doing a full scale conversion if two successive samples are close one to each other. The prediction could help to save energy by reducing the active time of the ADC, or to reduce the quantization noise by augmenting the sampling frequency for the same power budget. Another benefcial effect studied could be the reduction of current drawn from the reference voltages, that causes oscillations due to the parasitic inductances on low-cost packages. A predictive module has been implemented as a digital filter and benchmarked using mixed-signals simulations, with a netlist and VHDL model of the ADC. Simulations show that the number of successive approximation cycles can be reduced to 3 for frequencies up to fs/625, 6 up to fs/42 and 10 up to fs/16. The current consumption of the ADC is reduced by 32% for 2 cycles and 18% for 6 at Tclk = 40M hz but fall for Tclk < 10M hz. For a topology without common mode buffer, the savings go up to 42% for 2 cycles and 24% for 6, at the same fs, and reach respectively 48% and 26% for Tclk = 5M hz. The area taken by a bank of 6 3-rd order digital filters is 880μm2, the same as the control logic, and fits in the actual layout of the ADC. An analytical modeling of the capacitive DAC is proposed and shows that the prediction helps reducing the current peaks on reference voltages. This also allows to motivate another DAC implementation found in the literature to take further advantage from the prediction.

L'obiettivo di questo lavoro è di migliorare l'ADC SAR integrato nel microcontrollore STM32 ad uso generale, impiegato in diverse applicazioni. Viene utilizzato per il controllo dei motori industriali o il monitoraggio sanitario, quindi segnali con larghezze di banda basse o medie. Considerando questo tipo di segnali a bassa attività, l'ADC SAR può essere migliorato con un modulo predittivo per evitare di eseguire una conversione a piena scala se due campioni successivi sono vicini l'uno all'altro. La previsione potrebbe aiutare a risparmiare energia riducendo il tempo attivo dell'ADC, o a ridurre il rumore di quantizzazione aumentando la frequenza di campionamento per lo stesso budget di potenza. Un altro effetto benefco studiato potrebbe essere la riduzione delle chiamate di corrente sulle tensioni di riferimento, che causano oscillazioni a causa delle induttanze parassite su pacchetti a basso costo. Un modulo predittivo è stato implementato come filtro digitale e testato utilizzando simulazioni a segnali misti, con un netlist e un modello VHDL dell'ADC. Le simulazioni mostrano che il numero di cicli di approssimazione successiva possono essere ridotti a 3 per frequenze no a fs/625, 6 fino a fs/42 e 10 fino a fs/16. Il consumo di corrente dell'ADC è ridotto del 32% per 2 cicli e del 18% per 6 a Tclk = 40M hz ma diminuisce per Tclk < 10M hz. Per una topologia senza buffer di modo comune, i risparmi arrivano fino al 42% per 2 cicli e al 24% per 6, alla stessa fs, e raggiungono rispettivamente il 48% e il 26% per Tclk = 5M hz. L'area occupata da 6 filtri di 3° ordine in parallelo è 880μm2, la stessa della logica di controllo, e si adatta al layout attuale dell'ADC. Viene proposta una modellazione analitica del DAC capacitivo che mostra come la previsione aiuti a ridurre i picchi di corrente sulle tensioni di riferimento. Ciò consente anche di motivare un'altra implementazione del DAC trovata in letteratura per sfruttare ulteriormente la previsione.