Low power flow and power-aware DFT with UPF

In recent decades, the growing demand for energy-efficient devices has highlighted the crucial importance of low-power design methodologies in modern digital designs and system-on-chips, particularly in battery-powered applications. This thesis aims to develop and evaluate innovative design techniques and methodologies to minimize power consumption in power management integrated circuits (PMICs) intended for automotive applications, particularly electric vehicles. The research is centered on the optimization of power at the architectural level, offering a comprehensive framework for the targeting of devices that are already in production, as well as designs that are in the architectural definition phase. The proposed low-power methodologies incorporate power gating and multi-supply voltage in order to address both static and dynamic power consumption. The efficacy of these final two techniques was validated through the low-power flow and power-aware DFT flow, which were constructed for this specific purpose. The performance was evaluated in terms of power reduction, area overhead, and impact on the existing device, which could affect the economic viability of the entire framework. The objective is to ascertain whether this framework is effective in a PMIC, which is not the typical target. The thesis is divided into two macro categories, the low-power design flow and the power-aware DFT flow, which are evaluated with the same performance figures of merit. The first objective is to construct a comprehensive ASIC design flow during the normal (or functional) operations of the device. The second objective is to implement low-power methodologies throughout the testing phase. Both objectives are aligned with the goal of optimizing power reduction with respect to other design aspects. The outcomes of this study indicate that the methodologies developed in this thesis could play a pivotal role in the design of the next-generation low-power PMICs targeting battery-powered systems, such as electric vehicles. This could facilitate advancements in energy efficient devices and enhance the performance of the entire ecosystem in which these devices are integrated.

Negli ultimi decenni, la crescente domanda di dispositivi ad alta efficienza energetica ha evidenziato l’importanza cruciale delle metodologie di progettazione a basso consumo nei moderni progetti digitali, in particolare quelli a batteria. Questa tesi si propone di sviluppare e valutare tecniche e metodologie di progettazione innovative per ridurre al minimo il consumo di energia nei circuiti integrati di gestione dell’alimentazione (PMIC) destinati ad applicazioni automobilistiche, in particolare ai veicoli elettrici. La ricerca è incentrata sull’ottimizzazione della potenza a livello architetturale, offrendo un quadro completo per la progettazione di dispositivi già in produzione e di progetti in fase di definizione architetturale. Le metodologie a basso consumo proposte incorporano il power gating e la tensione di alimentazione multipla per affrontare il consumo di energia sia statico che dinamico. L’efficacia di queste due ultime tecniche è stata convalidata attraverso il flusso low power e il flusso power-aware DFT, costruiti per questo scopo specifico. Le prestazioni sono state valutate in termini di riduzione della potenza, aumento di area e impatto sul dispositivo esistente, che potrebbe influire sulla redditività economica dell’intero framework. L’obiettivo è quello di verificare l’efficacia in un PMIC, che non è un target tipico. La tesi è suddivisa in due macro categorie, il flusso di progettazione a basso consumo e il flusso DFT power-aware, che vengono valutati con le stesse figure di merito delle prestazioni. Il primo obiettivo è quello di costruire un flusso di progettazione ASIC completo durante le operazioni normali (o funzionali) del dispositivo. Il secondo obiettivo è quello di implementare metodologie a basso consumo durante la fase di test. Entrambi gli obiettivi sono allineati con l’obiettivo di ottimizzare la riduzione di potenza rispetto ad altri aspetti progettuali. I risultati di questo studio indicano che le metodologie sviluppate potrebbero svolgere un ruolo fondamentale nella progettazione dei PMIC a basso consumo di prossima generazione destinati a sistemi alimentati a batteria, come i veicoli elettrici. Ciò potrebbe facilitare i progressi nei dispositivi ad alta efficienza energetica e migliorare le prestazioni dell’intero ecosistema in cui questi dispositivi sono integrati.