On novel design tools for reconfigurable spatial architectures

FPGA-based reconfigurable architectures are set to play a pivotal role in the so-called new golden age of computer architecture, as the focus is shifting towards domain-specific hardware and accelerators. FPGAs not only represent a viable technology for hardware acceleration both in the embedded and data-center environment, but they are also an important prototyping tool to validate early prototypes of ASIC designs. Reconfigurable Spatial Architectures (RSA) want to abstract from the fine-grained programmability of FPGAs to a higher level of functional abstraction but without restricting themselves to a particular interconnection topology and programming model, as is more typical for CGRAs. However, maintaining this flexibility also means dealing with an extremely large design space. For these reasons, streamlining the process of implementing and optimizing RSAs is especially valuable, saving designers hours of development time and effort. This thesis proposes several tools designed to aid in several stages of FPGA-based RSA development, from identifying suitable acceleration targets} to the early prototyping several architectural variations to optimizing existing designs via Design Space Exploration. The works presented in this thesis push the state-of-the-art RSA design tools involving compilers, programming languages, and hardware architecture optimization problems to facilitate the design of better and more performing RSAs with reduced complexity and effort.

Le architetture riconfigurabili basate su FPGA sono destinate a svolgere un ruolo fondamentale nella cosiddetta nuova età dell'oro dell'architettura dei computer, poiché l'attenzione si sta spostando verso hardware specifici per dominio e acceleratori. Le FPGA non solo rappresentano una tecnologia valida per l'accelerazione hardware sia in ambienti embedded che nei data center, ma sono anche uno strumento importante per il prototyping, utile a validare i primi prototipi di progetti ASIC. Le Architetture Spaziali Riconfigurabili (RSA) mirano ad astrarre dalla programmabilità fine-grained deglle FPGA a un livello più alto di astrazione, senza limitarsi a una particolare topologia di interconnessione o modello di programmazione, come avviene più comunemente per i CGRA. Tuttavia, mantenere questa flessibilità significa dover affrontare uno spazio di progettazione estremamente ampio. Per queste ragioni, rendere più efficiente il processo di implementazione e ottimizzazione delle RSA è particolarmente utile, risparmiando ai progettisti ore di tempo e sforzo nello sviluppo. Questa tesi propone diversi strumenti progettati per supportare le varie fasi dello sviluppo delle RSA basate su FPGA, dall'identificazione dei target di accelerazione adeguati, alla prototipazione veloce di diverse varianti architetturali, fino all'ottimizzazione dei progetti esistenti tramite l'esplorazione dello spazio di progettazione (Design Space Exploration). I questa tesi avanza lo stato dell'arte degli strumenti per la progettazione di RSA, coinvolgendo compilatori, linguaggi di programmazione e ottimizzazione hardware, con l'obiettivo di facilitare la progettazione di RSA più performanti, riducendo la complessità e lo sforzo richiesto.