Design and characterization of an analog neural network ASIC (ANNA) for 2D gamma-ray positioning in monolithic scintillator detectors

The increasing demand for Machine Learning (ML) applications has driven the development of specialized hardware accelerators aimed at enhancing energy efficiency and computational performance, particularly in areas requiring complex algorithms and large-scale parallel processing. Analog computing offers significant advantages over digital systems in this context. By exploiting its superior computational density and reducing the need for digitization, analog ML accelerators enable low-power, near-sensor data processing. This is especially advantageous in medical imaging applications such as Positron Emission Tomography (PET) and Single-Photon Emission Computed Tomography (SPECT), where scintillation detectors generate vast amounts of data, particularly in systems that feature high channel-count detectors, like Total Body PET. This PhD thesis is motivated by the need for energy-efficient and low-latency processing in nuclear medical imaging, where traditional digital methods demand significant computational resources and power. It presents the design and implementation of an Analog Neural Network Accelerator (ANNA) ASIC specifically developed for gamma-ray interaction reconstruction in PET and SPECT systems. The proposed ASIC, fabricated in a proof-of-concept prototype using a 0.35 um CMOS process, can directly interface with analog signals from monolithic scintillator crystal readouts coupled to Silicon Photomultipliers (SiPMs). Its architecture comprises 64 inputs, two hidden layers with 20 neurons each, and two output nodes. The ASIC processes 2D position data from gamma-ray interactions, significantly reducing the amount of information that must be digitized and transmitted for further processing. The ASIC exploits the inherent advantages of analog in-memory computation, such as continuous signal processing and high parallelism. It performs multiply-accumulate (MAC) operations in the charge domain using crossbar arrays of programmable switched capacitors for neural network inference. Experimental results from the prototype ASIC demonstrate its correct functionality and suggest its suitability for integration into the acquisition chain of radiation detector signals. The thesis also explores the modeling and off-chip training of the neural network embedded in the ASIC. An analog-aware model was developed to mitigate the impact of circuit-level non-idealities, such as parasitics and charge injection, which could degrade performance. The model was validated with experimental measurements, showing its effectiveness in enhancing ASIC performance and resilience to analog imperfections. This highlights the importance of understanding the behavior of analog circuits and the necessity of developing models that accurately reflect physical component behavior. The thesis concludes with an overview of future developments, specifically the design of a second version of the ASIC. This new design, based on a more advanced 110 nm CMOS process, incorporates architectural improvements to enhance performance, reduce area and power consumption, and support more complex neural network architectures for 3D gamma-ray positioning. This work demonstrates the feasibility of using analog neural networks for in-sensor signal processing in medical imaging, particularly in PET and SPECT scanners. The proposed system alleviates data transmission bottlenecks and provides a foundation for future advancements in analog neural network-based computing for medical imaging. With further refinements, this approach can potentially enable more accurate, energy-efficient image reconstruction methods directly at the sensor interface.

La crescente richiesta di applicazioni di Machine Learning (ML) ha spinto lo sviluppo di acceleratori hardware specializzati che mirano a migliorare l'efficienza energetica e le prestazioni di calcolo, in particolare nelle aree che richiedono algoritmi complessi ed elaborazione parallela su larga scala. In questo contesto, l'elaborazione analogica offre vantaggi significativi rispetto ai sistemi digitali. Sfruttando la sua superiore densità di calcolo e riducendo la necessità di digitalizzazione, gli acceleratori analogici per ML consentono un'elaborazione dei dati a basso consumo e vicino al sensore. Ciò è particolarmente vantaggioso nelle applicazioni di imaging medicale, come la tomografia a emissione di positroni (PET) e la tomografia computerizzata a emissione di fotoni singoli (SPECT), dove i rivelatori a scintillazione generano grandi quantità di dati, in particolare nei sistemi dotati di rivelatori ad alto numero di canali, come la PET Total Body. Questa tesi di dottorato è motivata dalla necessità di un'elaborazione efficiente dal punto di vista energetico e a bassa latenza in applicazioni di imaging medicale nucleare, dove i metodi digitali tradizionali richiedono notevoli risorse e potenza di calcolo. La tesi presenta la progettazione e l'implementazione di un acceleratore di rete neurale analogico (ANNA) su ASIC, sviluppato specificamente per la ricostruzione dell'interazione dei raggi gamma nei sistemi PET e SPECT. L'ASIC proposto, fabbricato con un processo CMOS da 0.35 um, può interfacciarsi direttamente con i segnali analogici provenienti da rivelatori basati su cristalli scintillatori monolitici accoppiati a fotomoltiplicatori al silicio (SiPM). La sua architettura comprende 64 ingressi, due layer interni con 20 neuroni ciascuno e due nodi di uscita. L'ASIC elabora i dati di posizione 2D provenienti da interazioni di raggi gamma, riducendo in modo significativo la quantità di informazioni che devono essere digitalizzate e trasmesse per un'ulteriore elaborazione. L'ASIC sfrutta i vantaggi intrinseci del calcolo analogico in memoria, come l'elaborazione continua del segnale e l'elevato parallelismo. Esegue operazioni di moltiplicazione-accumulazione (MAC) nel dominio della carica utilizzando condensatori commutati programmabili disposti a matrice per l'inferenza della rete neurale. I risultati sperimentali del prototipo ne dimostrano la corretta funzionalità e ne suggeriscono l'idoneità all'integrazione nella catena di acquisizione dei segnali dei rivelatori di radiazioni. La tesi esplora anche la modellazione e l'addestramento off-chip della rete neurale incorporata nell'ASIC. È stato sviluppato un modello accurato del neurone analogico per mitigare l'impatto delle non-idealità presenti a livello circuitale, come i parassitismi e l'iniezione di cariche, che potrebbero degradare le prestazioni. Il modello è stato convalidato con misure sperimentali, dimostrando la sua efficacia nel migliorare le prestazioni dell'ASIC e la robustezza alle imperfezioni analogiche. Ciò evidenzia l'importanza di comprendere il comportamento dei circuiti analogici e la necessità di sviluppare modelli che riflettano accuratamente il comportamento dei componenti fisici. La tesi si conclude con una panoramica degli sviluppi futuri, in particolare la progettazione di una seconda versione dell'ASIC. Il nuovo design, basato su un processo CMOS più avanzato da 110 nm, incorpora miglioramenti architetturali per migliorare le prestazioni, ridurre l'area e il consumo di energia e supportare architetture di reti neurali più complesse per la localizzazione 3D dei raggi gamma. Questo lavoro dimostra la fattibilità dell'uso di reti neurali analogiche per l'elaborazione del segnale all'interno del sensore per applicazioni di imaging medicale, in particolare negli scanner PET e SPECT. Il sistema proposto riduce i colli di bottiglia della trasmissione dei dati e fornisce una base per i futuri progressi nell'elaborazione analogica basata su reti neurali per imaging medicale. Con ulteriori perfezionamenti, questo approccio può potenzialmente consentire metodi di ricostruzione delle immagini più accurati ed efficienti dal punto di vista energetico direttamente all'interfaccia del sensore.