Design of a capacitive-coupled integrated circuit for adaptive dead time control and short-circuit fault detection in industrial motor gate drivers

Power inverters are used in Variable Frequency Drives (VFDs) to drive industrial electric motors and precisely control their speed. In these systems, high-voltage power transistors are configured in inverter legs and alternately switched to produce a Pulse Width Modulated (PWM) voltage on the motor phase, which in turn generates the required lower-frequency current. Due to inherent asymmetries in transistor switching, simultaneous conduction may occur if the turn-on and turn-off signals are issued at the same time, potentially shorting the DC bus and damaging the system. To prevent this, a fixed delay, known as dead time, is introduced between the switching of complementary transistors. However, during this interval, the inductive nature of the motor forces the load current to flow through the transistors’ body diodes, resulting in power dissipation, energy losses, and harmonic distortion in the output current. Minimizing dead time can therefore be beneficial; however, its optimal duration varies throughout the motor cycle, influenced by factors like load current polarity and the type of switching transition. In this thesis, an integrated circuit that determines and applies the optimal dead time without the need for direct motor current sensing has been developed. The proposed architecture, implemented using a BCD technology with deep trenches capability provided by Infineon Technologies, determines the optimal dead time by first determining the load current polarity by means of switching node dV/dt sensing, using an innovative, cost-effective method based on an integrated high-voltage capacitor. The complete architecture has been fully validated through simulations, and its compliance with an existing test chip has been verified. Simulation results confirm that the design minimizes dead time to the lowest possible value, significantly reducing power dissipation and low-frequency harmonic distortion at the output. Finally, the additional feature of load short-circuit detection has been implemented and verified. This functionality is achieved by leveraging the signals produced by the current sensor, with only a minimal addition of logic circuitry.

Gli inverter di potenza sono impiegati nei convertitori a frequenza variabile per pilotare motori elettrici industriali e controllarne con precisione la velocità. In questi sistemi, due transistori di potenza ad alta tensione sono configurati in una "gamba di inverter" e commutati alternativamente per generare una tensione a modulazione di larghezza di impulso (PWM) sulla fase del motore, producendo la corrente a bassa frequenza necessaria. A causa delle asimmetrie nella commutazione dei transistor, se i segnali di accensione e spegnimento vengono emessi contemporaneamente, può verificarsi una conduzione simultanea, rischiando di cortocircuitare il bus DC. Per evitare questo fenomeno viene introdotto un ritardo fisso, noto come "dead time", tra la commutazione dei due dispositivi. Durante questo intervallo, la natura induttiva del motore forza la corrente di carico a fluire attraverso i diodi di body dei transistor, causando dissipazione di potenza, perdite di energia e distorsione armonica nella corrente di uscita. Minimizzare il dead time può essere vantaggioso; tuttavia, la sua durata ottimale varia durante il ciclo del motore ed è influenzata dalla polarità della corrente di carico e dal tipo di transizione di commutazione. In questa tesi è stato sviluppato un circuito integrato che determina e applica il dead time ottimale senza la necessità di misurare direttamente la corrente del motore. L’architettura proposta, realizzata con tecnologia BCD fornita da Infineon Technologies, stabilisce il dead time ottimale rilevando la polarità della corrente di carico tramite la misura della velocità di variazione (dV/dt) del nodo di commutazione Vs, utilizzando un condensatore ad alta tensione integrato. L’architettura è stata testata tramite simulazioni, confermando che riduce significativamente il dead time, diminuendo la dissipazione di potenza e la distorsione armonica a bassa frequenza nell’uscita. Infine, è stata implementata e verificata la funzionalità aggiuntiva di rilevamento di cortocircuiti sul carico, ottenuta sfruttando i segnali generati dal blocco per l’ottimizzazione del dead time, con l’aggiunta di una minima circuiteria logica.