An enhanced bandwidth 48V-to-1V series capacitor buck using multi-frequency TLVR for high-current applications

The growing energy demands of data centers necessitate the development of novel power architectures that can provide the required energy more efficiently in a smaller space. In this context, the power distribution network is critical, as computing devices within data-center racks face stringent volume and thermal limitations. The single-stage Point-of-Load (PoL) architecture stands out as a promising solution due to its high efficiency and current density and fast voltage regulation. This thesis introduces a new 48V:1V Trans-Inductor Voltage Regulator (TLVR) architecture that achieves both high efficiency and high power density by combining two Series Capacitor Bucks (SCBs) and four Integrated Voltage Regulators (IVRs). While SCBs offer superior efficiency and power density, compared to other state-of-the-art TLVR architectures, IVRs are integrated to enable high-bandwidth output voltage regulation. A small-signal model (SSM) of the circuit is developed to analyze the converter's behavior and the performance of the proposed control loop. A prototype of the proposed TLVR was designed to meet the area constraints specified by the Open Compute Project (OCP) Accelerator Module (OAM) application standards, while delivering a maximum output power of 1 kW. The SCB modules are positioned on the PCB's sides, and the IVRs are located directly beneath the digital load. The PCB design underwent thorough analysis and optimization using Ansys SIwave simulations. Extensive simulations conducted throughout this work validate the accuracy of the SSM and the effectiveness of the current-sharing loop. The control loop achieves a high bandwidth of 3 MHz, with switching frequencies of 500 kHz for the SCBs and 50 MHz for the IVRs. The converter exhibits a limited output voltage variation of -25/+36 mV (-2.5%/+3.6%) and a settling time of 2 / 4 us during a +/-900 A load variation.

Le crescenti richieste energetiche dei data center richiedono lo sviluppo di nuove architetture di potenza in grado di fornire l'energia richiesta in modo più efficiente in uno spazio ridotto. In questo contesto, la rete di distribuzione dell'energia è fondamentale, poiché i dispositivi di elaborazione nei rack dei data center devono affrontare rigide limitazioni termiche e volumetriche. L'architettura Point-of-Load (PoL) a stadio singolo si distingue come una soluzione promettente grazie alla sua elevata efficienza e densità di corrente e alla rapida regolazione della tensione. Questa tesi introduce una nuova architettura Trans-Inductor Voltage Regulator (TLVR) da 48V:1V che raggiunge sia elevata efficienza che elevata densità di potenza combinando due Series Capacitor Buck (SCB) e quattro Integrated Voltage Regulator (IVR). Mentre gli SCB offrono efficienza e densità di potenza superiori, rispetto ad altre architetture TLVR all'avanguardia, gli IVR sono integrati per consentire la regolazione della tensione di uscita ad alta larghezza di banda. Viene sviluppato un modello a piccolo segnale (SSM) del circuito per analizzare il comportamento del convertitore e le prestazioni del loop di controllo proposto. Un prototipo del TLVR presentato è stato progettato per soddisfare i vincoli di area specificati dagli standard applicativi del modulo acceleratore Open Compute Project (OCP) (OAM), erogando al contempo una massima potenza di uscita di 1 kW. I moduli SCB sono posizionati ai lati del PCB mentre gli IVR sono posizionati direttamente al di sotto del carico digitale. Il design del PCB è stato sottoposto a un'analisi e un'ottimizzazione approfondite utilizzando simulazioni Ansys SIwave. Ampie simulazioni condotte durante questo lavoro convalidano l'accuratezza dell'SSM e l'efficacia del loop di bilanciamento della corrente. Il loop di controllo raggiunge un'elevata larghezza di banda di 3 MHz, con frequenze di commutazione di 500 kHz per gli SCB e 50 MHz per gli IVR. Il convertitore presenta una variazione limitata della tensione di uscita di -25/+36 mV (-2,5%/+3,6%) e un tempo di assestamento di 2 / 4 us durante una variazione del carico di +/-900 A.