Electrochemical Random Access Memory (ECRAM) for analog in-memory computing

The enormous popularization of artificial intelligence, and the exponential growth in complexity of deep neural network (DNN) architectures is also followed by a growing need for computational power, requiring energy-efficient hardware to handle the enormous amount of operations needed for their training. Moreover, such training algorithms require an enormous amount of data to be continuously exchanged between the CPU and the memory in a traditional von Neumann architecture, resulting in a performance bottleneck known as the "memory wall". This causes latency and great power dissipation, making it unsustainable for the next-generation DNN models. In-memory computing (IMC) has recently emerged as a new computing paradigm, where memory units also function as computational kernels to directly process data in the devices where they are stored, minimizing data movement. IMC promises low latency operation, thanks to its massively parallelized architecture, and low power consumption, thanks to the adoption of emerging resistive memory devices as key elements of memory arrays, paving the way to alleviate the von Neumann bottleneck. Among many interesting emerging technologies that are being actively researched as a next-generation resistive memory device, the Electrochemical Random Access Memory (ECRAM) is gaining interest due to its low-power consumption and good switching properties. The ECRAM is a three-terminal resistive memory with a transistor-like structure, with a gate insulation composed of a solid-state electrolyte and an ion reservoir layer. The ECRAM exploits the voltage-driven migration of ions through the electrolyte to modulate the conductance of its channel, achieving resistance switching. In particular, ECRAMs based on transition metal oxides, such as tungsten oxide, are of great interest because of their compatibility with the CMOS process and their ability to be seamlessly fabricated in the "back end of the line" (BEOL) fabrication phase, allowing monolithical integration with state-of-the-art CMOS logic. The ECRAM device promises high linearity and symmetry, as well as a high number of states and fast programming times, making it optimal for IMC applications. These devices seem to provide better linearity properties and less stochastic problems than more established resistive memory technologies, like two-terminal RRAM, paying the price of a more complex three-terminal elementary cell. Despite these interesting properties, ECRAM is a newly proposed device that still needs research effort to best characterize its resistive switching mechanism, optimizing scaling, yield, and feasibility in establishing it as a valid alternative for implementing beyond-CMOS applications in hardware neural network accelerators. This Ph.D. thesis deals with the fabrication of ECRAM devices, their electrical characterization, the physical modeling of the observed experimental results, and finally some demonstrations of parallel algebraic operations realized in ECRAM arrays, paving the way for more complex implementations of ECRAM in future IMC architectures. This dissertation is organized as follows: • Chapter 1 introduces the end of Moore's law of electronics and the challenges faced by modern electronics. A brief overview of established memory technologies is also given before delving into the von Neumann bottleneck in modern computer architectures. Emerging memories will be presented as the key technology, making it possible to implement in-memory computing as a solution to overcome the bottleneck. Finally, an in-depth look is given to ECRAM memories, the topic of thesis, with a brief review of the state-of-the-art. • Chapter 2 deals with the microfabrication of ECRAM devices carried out in cleanroom. First, an overview of the main semiconductor microfabrication technologies is given. Then, a fabrication study of one of the most important materials for ECRAM, WO3, is shown, highlighting the role of oxygen concentration in its electrical characteristics. An overview of the structure of the metal-oxide-based ECRAM devices fabricated for this work will be shown, and finally, the complete fabrication process flow that was developed for the realization of ECRAM crossbar arrays will be presented and commented upon. • Chapter 3 presents the experimental characterization of ECRAM devices. Quasi-static experiments are performed on the devices to observe the large-signal conductance modulation. Afterwards, pulsed experiments will be performed, studying the ECRAM response as a function of the programming parameters. Two-terminal programming will also be explored, identifying an analytical compact model to describe device conductance modulation in the small signal regime. • Chapter 4 is devoted to the physics-based modeling of ECRAM devices. The resistive switching mechanism will be described in terms of nonlinear migration of oxygen vacancies through the device. An analytical model will be derived to describe the conductance update induced by the application of a single voltage pulse, and will be also extended to account for two-terminal operations. The model will be solved numerically, correctly describing both large and small signal behavior of ECRAM devices. Lastly, a compact analytical formula will be derived from the physical picture, paving the way for a physics-based approach to the description of ECRAM in IMC applications. • Chapter 5 is dedicated to in-memory computing applications with ECRAM arrays. Matrix-vector multiplication and transposed matrix-vector multiplication will be demonstrated, along with a closed-loop programming algorithm for ECRAM arrays. Scalar product, outer product, and stochastic multiplication will be demonstrated on 2x2 arrays, and will be formalized in terms of equations derived from the physical model. Finally, large DNN training simulations will be performed with realistic device models as unit cells in IMC hardware accelerators.

L'enorme diffusione dell'intelligenza artificiale e la crescita esponenziale della complessità delle architetture delle reti neurali profonde (DNN) sono accompagnate anche da una crescente necessità di potenza di calcolo, che richiede hardware a basso consumo energetico per gestire l'enorme quantità di operazioni necessarie per il loro addestramento. Inoltre, tali algoritmi di addestramento richiedono un'enorme quantità di dati da scambiare continuamente tra la CPU e la memoria in un'architettura di von Neumann tradizionale, con conseguente collo di bottiglia prestazionale noto come "muro di memoria". Ciò causa latenza e una notevole dissipazione di potenza, rendendolo insostenibile per i modelli DNN di prossima generazione. L'in-memory computing (IMC) è recentemente emerso come un nuovo paradigma di elaborazione, in cui le unità di memoria fungono anche da kernel computazionali per elaborare direttamente i dati nei dispositivi in cui sono archiviati, riducendo al minimo lo spostamento dei dati. L'IMC promette un funzionamento a bassa latenza, grazie alla sua architettura massivamente parallelizzata, e un basso consumo energetico, grazie all'adozione di dispositivi di memoria resistiva emergenti come elementi chiave degli array di memoria, aprendo la strada all'alleviamento del collo di bottiglia di von Neumann. Tra le numerose interessanti tecnologie emergenti che vengono attivamente studiate come dispositivi di memoria resistiva di prossima generazione, la memoria elettrochimica ad accesso casuale (ECRAM) sta guadagnando interesse grazie al suo basso consumo energetico e alle buone proprietà di commutazione. L'ECRAM è una memoria resistiva a tre terminali con una struttura simile a quella di un transistor, con un ossido isolante di gate composto da un elettrolita a stato solido e un serbatoio ionico. L'ECRAM sfrutta la migrazione degli ioni attraverso l'elettrolita, guidata dalla tensione, per modulare la conduttanza del suo canale, ottenendo la commutazione di resistenza. In particolare, le ECRAM basate su ossidi di metalli di transizione, come l'ossido di tungsteno, sono di grande interesse per la loro compatibilità con il processo CMOS e la loro capacità di essere fabbricate nella fase di fabbricazione "back end of the line" (BEOL), consentendo l'integrazione monolitica con la logica CMOS allo stato dell’arte. Il dispositivo ECRAM promette elevata linearità e simmetria, e un elevato numero di stati e tempi di programmazione rapidi, rendendolo ottimale per le applicazioni IMC. Questi dispositivi sembrano offrire migliori proprietà di linearità e minori problemi stocastici rispetto alle tecnologie di memoria resistiva più consolidate, come le RRAM a due terminali, pagando il prezzo di una cella elementare a tre terminali più complessa. Nonostante queste interessanti proprietà, l'ECRAM è un dispositivo di recente proposta che necessita ancora di sforzi di ricerca per caratterizzare al meglio il suo meccanismo di commutazione resistivo, ottimizzandone scalabilità, resa e fattibilità, al fine di affermarlo come una valida alternativa per l'implementazione di applicazioni oltre il CMOS negli acceleratori di reti neurali hardware. Questa tesi di dottorato riguarda la fabbricazione di dispositivi ECRAM, la loro caratterizzazione elettrica, la modellazione fisica dei risultati sperimentali osservati e, infine, alcune dimostrazioni di operazioni algebriche parallele realizzate in array di ECRAM, aprendo la strada a implementazioni più complesse di ECRAM in future architetture IMC. Questa tesi è organizzata come segue: • Il Capitolo 1 introduce la fine della legge di Moore sull'elettronica e le sfide che l'elettronica moderna deve affrontare. Viene inoltre fornita una breve panoramica delle tecnologie di memoria consolidate prima di approfondire il collo di bottiglia di von Neumann nelle moderne architetture informatiche. Le memorie emergenti saranno presentate come tecnologia chiave, rendendo possibile l'implementazione dell'elaborazione in-memory come soluzione per superare il collo di bottiglia. Infine, viene fornito un approfondimento sulle memorie ECRAM, argomento della tesi, con una breve panoramica dello stato dell'arte. • Il Capitolo 2 tratta la microfabbricazione di dispositivi ECRAM effettuata in camera bianca. In primo luogo, viene fornita una panoramica delle principali tecnologie di microfabbricazione dei semiconduttori. Successivamente, viene presentato uno studio di fabbricazione di uno dei materiali più importanti per le ECRAM, il WO3, evidenziando il ruolo della concentrazione di ossigeno nelle sue caratteristiche elettriche. Verrà presentata una panoramica della struttura dei dispositivi ECRAM a base di ossido metallico realizzati per questo lavoro e, infine, verrà presentato e commentato il flusso completo del processo di fabbricazione sviluppato per la realizzazione di array crossbar ECRAM. • Il Capitolo 3 presenta la caratterizzazione sperimentale dei dispositivi ECRAM. Esperimenti quasi-statici vengono eseguiti sui dispositivi per osservare la modulazione della conduttanza a grande segnale. Successivamente, verranno eseguiti esperimenti pulsati, studiando la risposta dell'ECRAM in funzione dei parametri di programmazione. Verrà inoltre esplorata la programmazione a due terminali, identificando un modello analitico compatto per descrivere la modulazione della conduttanza del dispositivo nel regime a piccolo segnale. • Il Capitolo 4 è dedicato alla modellazione fisica dei dispositivi ECRAM. Il meccanismo di commutazione resistiva verrà descritto in termini di migrazione non lineare delle vacanze di ossigeno attraverso il dispositivo. Verrà derivato un modello analitico per descrivere l'aggiornamento della conduttanza indotto dall'applicazione di un singolo impulso di tensione e verrà inoltre esteso per tenere conto delle operazioni a due terminali. Il modello verrà risolto numericamente, descrivendo correttamente il comportamento dei dispositivi ECRAM sia a segnali grandi che piccoli. Infine, verrà derivata una formula analitica compatta dal quadro fisico, aprendo la strada a un approccio basato sulla fisica alla descrizione dell'ECRAM nelle applicazioni IMC. • Il Capitolo 5 è dedicato alle applicazioni di elaborazione in memoria con array ECRAM. Verranno illustrate la moltiplicazione matrice-vettore e la moltiplicazione matrice-vettore trasposta, insieme a un algoritmo di programmazione a ciclo chiuso per array ECRAM. Il prodotto scalare, il prodotto esterno e la moltiplicazione stocastica saranno dimostrati su array 2x2 e formalizzati in termini di equazioni derivate dal modello fisico. Infine, verranno eseguite simulazioni di addestramento DNN su larga scala con modelli di dispositivi realistici come celle unitarie in acceleratori hardware IMC.