Validation and analysis of a monolithic synchronous buck converter: characterization under functional and stress conditions

This thesis, carried out in collaboration with STMicroelectronics, presents the experimental validation of a prototype monolithic synchronous buck converter housed in a 2 mm × 2 mm QFN9 package and capable of delivering up to 2 A of continuous load current. The device incorporates multiple operating modes (Low Consumption Mode (DCM) for enhanced light-load efficiency and Low Noise Mode (CCM) for constant-frequency, low-ripple operation) as well as an extensive feature set including soft-start, power-good indication, enable control, external clock synchronization, and a complete set of protection mechanisms (OVP, OCP, thermal shutdown). The validation phase encompasses both standard functional tests and targeted stress tests aimed at revealing potential design limitations, particularly those associated with parasitic elements not fully captured in post-layout simulations. Measurements include output-voltage regulation up to the rated 2 A, switching-frequency behavior across the selectable 400 kHz, 1 MHz, and 2.2 MHz modes, load-transient response, mode-control logic characterization, and the evaluation of protection circuitry under fault conditions. Experimental results are systematically compared with simulation data and with the behavioral models employed during design. Finally, the study documents the debugging process and provides a concise overview of the integrated-circuit architecture. Overall, the work offers a comprehensive assessment of the converter’s performance, highlighting both its compliance with design expectations and the practical considerations that emerge from bench-level experimentation.

Questa tesi, svolta in collaborazione con STMicroelectronics, presenta la validazione sperimentale di un prototipo di convertitore buck sincrono monolitico integrato in un package QFN9 da 2 mm × 2 mm e capace di erogare fino a 2 A di corrente di carico continua. Il dispositivo integra molteplici modalità operative (Low Consumption Mode (DCM) per una maggiore efficienza ai carichi leggeri e Low Noise Mode (CCM) per un funzionamento a frequenza costante e con basso ripple) oltre a un’ampia serie di funzionalità, tra cui soft-start, indicazione power-good, controllo di enable, sincronizzazione con clock esterno e un insieme completo di meccanismi di protezione (OVP, OCP, thermal shutdown). La fase di validazione comprende sia test funzionali standard sia test di stress mirati a evidenziare potenziali limitazioni progettuali, in particolare quelle associate a elementi parassiti non completamente catturati nelle simulazioni post-layout. Le misure includono la regolazione della tensione di uscita fino alla corrente nominale di 2 A, il comportamento della frequenza di commutazione nelle modalità selezionabili da 400 kHz, 1 MHz e 2.2 MHz, la risposta ai transitori di carico, la caratterizzazione della logica di controllo e la valutazione dei circuiti di protezione in condizioni di guasto. I risultati sperimentali sono confrontati in modo sistematico con i dati di simulazione e con i modelli comportamentali utilizzati durante la fase di progetto. Infine, il lavoro documenta il processo di debugging e fornisce una sintesi dell’architettura del circuito integrato. Nel complesso, lo studio offre una valutazione completa delle prestazioni del convertitore, evidenziando sia la sua conformità alle aspettative progettuali sia gli aspetti pratici emersi durante la sperimentazione in laboratorio.