Experimental evaluation of the impact of temperature-induced drift in AI accelerators based on embedded phase change memory

The possibilities artificial intelligence has to offer have been increasing in recent years, changing the way we work and approach new problems. This growth is being held back by hardware limitations: on one side technology scaling has slowed down with respect to the trend predicted by Moore’s law. On the other hand traditional von Neumann architectures suffer from the separation between storage and processing unit, creating a bottleneck in performances. A promising solution to this problem is the analog in-memory computing paradigm, implemented with emerging non-volatile memories. The combination of the two allows to solve the inefficient data transfer problem, using crosspoint arrays of memory devices that are able to perform matrix vector multiplications in the analog domain. Phase change memories are among the most advanced emerging non-volatile memories to implement such an architecture. They can be easily integrated in current semiconductor manufacturing processes and can be used as a multilevel cell, increasing memory density. Nevertheless, several challenges still need to be addressed before a large scale implementation becomes possible. The non-linear resistance drift is currently one of the biggest limiting factors in performing accurate computations. This work focuses on the implementation of a deep neural network on an analog accelerator featuring an array of phase change memories. The results provide a confirmation of previous studies and reveal the improvements brought by operating at higher voltages, showing the capabilities of in-memory computing. A simple PCM model is simulated to explain the motivations behind the observed behaviour, further contributing to advancements in this field.

Le possibilità offerte dall’intelligenza artificiale sono aumentate negli ultimi anni, cambiando il modo in cui lavoriamo e in cui risolviamo nuovi problemi. Questa crescita è rallentata da limitazioni hardware: lo scaling tecnologico è rallentato rispetto alla tendenza prevista dalla legge di Moore. Inoltre le tradizionali architetture di von Neumann soffrono a causa della separazione tra memoria e unità di calcolo, creando un collo di bottiglia nelle prestazioni. Una soluzione promettente a questo problema è il paradigma del calcolo in memoria, implementato usando memorie emergenti non volatili. Questo permette di ovviare al problema dell’inefficiente trasferimento di dati, utilizzando una matrice di celle in grado di calcolare prodotti matrice vettore nel dominio analogico. Le memorie a cambiamento di fase sono tra i più avanzati dispositivi di memoria emergenti implementabili su tale architettura. Possono essere integrati facilmente in processi di fabbricazione dei semiconduttori e possono essere usati come celle a più livelli, aumentandone la densità di memoria. Tuttavia diverse sfide devono ancora essere risolte prima che un’adozione su larga scala sia possibile. Il drift non lineare della resistenza è attualmente uno dei fattori più limitanti nell’esecuzione di calcoli ad alta precisione. Il lavoro presentato si concentra sull’implementazione di una rete neurale su un acceleratore analogico utilizzando una matrice di memorie a cambiamento di fase. I risultati forniscono una conferma degli studi precedenti e rivelano i miglioramenti apportati dall’uso di tensioni maggiori, mostrando le capacità del calcolo in memoria. Per spiegare le motivazioni del fenomeno osservato viene simulato un modello delle PCM, contribuendo all’avanzamento in questo campo.