Progetto di sense amplifier low voltage per memorie a cambiamento di fase

The basic operation of a phase-change memory(PCM) is based on the capability of certain materials (called chalcogenides ) to perform a reversible transition between an amorphous state (showing high electric resistivity) and a crystalline state (that exhibits instead low electric resistivity). In an integrated PCM device this phase transition can be managed by appropriate current pulses. The stored data reading is realized using a low-current reading pulse, in order to preserve the preexisting chalcogenide’s phase. The present thesis is focused on the Sense Amplifier(SA), that is the whole circuits involved in data reading operation. The SA gets the analog signal from the PCM memory cell and outputs the digital signal corresponding to the read data. The goal of this work was the design of a Sense Amplifier having better performances compared with the provided ones. Particular focus was put on the SA’s working with low supply voltage (lower limit was fixed at 1.5V). We also tried to achieve the highest read accuracy according with power consumption and area occupation limits imposed by device’s specifications.

Il principio di funzionamento di una memoria non volatile a cambiamento di fase (PCM) si basa sulla capacita’ di alcuni materiali (chiamati calcogenuri ) di effettuare una transizione reversibile tra una fase amorfa (che presenta un’alta resistivita’ elettrica) e una fase cristallina (caratterizzata da una bassa resistivita’ elettrica). In un dispositivo PCM integrato è possibile controllare questa transizione di fase mediante opportuni impulsi di corrente. La lettura dello stato memorizzato avviene mediante un impulso di lettura a bassa corrente tale da non mutare lo stato del materiale e da rendere la lettura non distruttiva. La presente tesi e’ incentrata sul Sense Amplifier(SA), cioe’ l’insieme di circuiti che si occupano della lettura del dato. Il SA riceve in ingresso un segnale analogico proveniente dalla cella di memoria PCM e fornisce in uscita un segnale digitale corrispondente al dato letto. L’obiettivo del lavoro e’ stato la progettazione di un SA con prestazioni migliori rispetto a quelli che si avevano a disposizione. Una particolare attenzione e’ stata rivolta al corretto funzionamento del circuito con basse tensioni di alimentazione (il limite minimo e’ stato fissato a 1.5V). Ci si e’ inoltre prefissati di ottenere la massima precisione di lettura possibile compatibilmente con i limiti di consumo e occupazione d’area imposti da un dispositivo integrato ad alta densita’ di memoria.