This thesis presents the design and experimental validation of a fully FPGA-based control system for a Permanent Magnet Synchronous Motor (PMSM). The work focuses on the implementation and comparison of discrete-time current control strategies, namely a proportional–integral (PI) controller and a deadbeat controller, targeting high bandwidth, deterministic timing, and hardware-level parallelism. The control architecture is implemented in VHDL on a Xilinx Zynq-7000 System-on-Chip platform. The system includes Clarke and Park transformations, mechanical angle acquisition from an incremental encoder, fixed-point arithmetic modules, sinusoidal PWM generation, and AXI-Stream–based communication between control stages. Attention is given to fixed-point format selection, pipeline latency management, and timing closure at high clock frequencies. The control loop operates with a sampling period in the order of microseconds, exploiting the inherent parallelism of FPGA fabric to achieve deterministic execution. A detailed comparison between PI and deadbeat current control is carried out. The PI controller is tuned in fixed-point representation and validated experimentally. The deadbeat controller is derived from the discrete PMSM model and implemented using resource-optimized arithmetic structures. Experimental results demonstrate reduced current tracking error and improved dynamic response with the deadbeat strategy, at the expense of increased implementation complexity and sensitivity to parameter mismatch. The thesis highlights the advantages of FPGA-based motor control in terms of latency, scalability, and architectural flexibility compared to conventional microcontroller implementations. The presented architecture provides a modular and extensible framework suitable for high-performance electric drive applications.

Questa tesi presenta la progettazione e la validazione sperimentale di un sistema di controllo completamente implementato su FPGA per un Motore Sincrono a Magneti Permanenti (PMSM). Il lavoro si concentra sull’implementazione e sul confronto di strategie di controllo di corrente in tempo discreto, in particolare un controllore proporzionale–integrale (PI) e un controllore deadbeat, con l’obiettivo di ottenere elevata banda passante, temporizzazione deterministica e parallelismo a livello hardware. L’architettura di controllo è sviluppata in VHDL su piattaforma Xilinx Zynq-7000 System-on-Chip. Il sistema include le trasformazioni di Clarke e Park, l’acquisizione dell’angolo meccanico tramite encoder incrementale, moduli aritmetici in virgola fissa, la generazione di Sinusodial PWM e la comunicazione tra gli stadi di controllo tramite protocollo AXI-Stream. Particolare attenzione è dedicata alla scelta del formato in virgola fissa, alla gestione della latenza di pipeline e al rispetto dei vincoli temporali a frequenze di clock elevate. Il ciclo di controllo opera con un periodo di campionamento dell’ordine dei microsecondi, sfruttando il parallelismo intrinseco della logica FPGA per garantire un’esecuzione deterministica. Viene effettuato un confronto dettagliato tra il controllo di corrente PI e deadbeat. Il controllore PI è tarato in rappresentazione a virgola fissa e validato sperimentalmente. Il controllore deadbeat è derivato dal modello discreto del PMSM e implementato mediante strutture aritmetiche ottimizzate in termini di risorse. I risultati sperimentali evidenziano una riduzione dell’errore di inseguimento della corrente e un miglioramento della risposta dinamica con la strategia deadbeat, a fronte di una maggiore complessità implementativa e di una più elevata sensibilità alla variazione dei parametri del modello. La tesi mette in evidenza i vantaggi del controllo motore basato su FPGA in termini di latenza, scalabilità e flessibilità architetturale rispetto alle implementazioni convenzionali su microcontrollore. L’architettura proposta fornisce una struttura modulare ed estensibile, idonea ad applicazioni di azionamenti elettrici ad alte prestazioni.

Comparative performance evaluation of PI and deadbeat current control architectures for PMSM drives on FPGA

ORHAN, BATUHAN
2025/2026

Abstract

This thesis presents the design and experimental validation of a fully FPGA-based control system for a Permanent Magnet Synchronous Motor (PMSM). The work focuses on the implementation and comparison of discrete-time current control strategies, namely a proportional–integral (PI) controller and a deadbeat controller, targeting high bandwidth, deterministic timing, and hardware-level parallelism. The control architecture is implemented in VHDL on a Xilinx Zynq-7000 System-on-Chip platform. The system includes Clarke and Park transformations, mechanical angle acquisition from an incremental encoder, fixed-point arithmetic modules, sinusoidal PWM generation, and AXI-Stream–based communication between control stages. Attention is given to fixed-point format selection, pipeline latency management, and timing closure at high clock frequencies. The control loop operates with a sampling period in the order of microseconds, exploiting the inherent parallelism of FPGA fabric to achieve deterministic execution. A detailed comparison between PI and deadbeat current control is carried out. The PI controller is tuned in fixed-point representation and validated experimentally. The deadbeat controller is derived from the discrete PMSM model and implemented using resource-optimized arithmetic structures. Experimental results demonstrate reduced current tracking error and improved dynamic response with the deadbeat strategy, at the expense of increased implementation complexity and sensitivity to parameter mismatch. The thesis highlights the advantages of FPGA-based motor control in terms of latency, scalability, and architectural flexibility compared to conventional microcontroller implementations. The presented architecture provides a modular and extensible framework suitable for high-performance electric drive applications.
ING - Scuola di Ingegneria Industriale e dell'Informazione
26-mar-2026
2025/2026
Questa tesi presenta la progettazione e la validazione sperimentale di un sistema di controllo completamente implementato su FPGA per un Motore Sincrono a Magneti Permanenti (PMSM). Il lavoro si concentra sull’implementazione e sul confronto di strategie di controllo di corrente in tempo discreto, in particolare un controllore proporzionale–integrale (PI) e un controllore deadbeat, con l’obiettivo di ottenere elevata banda passante, temporizzazione deterministica e parallelismo a livello hardware. L’architettura di controllo è sviluppata in VHDL su piattaforma Xilinx Zynq-7000 System-on-Chip. Il sistema include le trasformazioni di Clarke e Park, l’acquisizione dell’angolo meccanico tramite encoder incrementale, moduli aritmetici in virgola fissa, la generazione di Sinusodial PWM e la comunicazione tra gli stadi di controllo tramite protocollo AXI-Stream. Particolare attenzione è dedicata alla scelta del formato in virgola fissa, alla gestione della latenza di pipeline e al rispetto dei vincoli temporali a frequenze di clock elevate. Il ciclo di controllo opera con un periodo di campionamento dell’ordine dei microsecondi, sfruttando il parallelismo intrinseco della logica FPGA per garantire un’esecuzione deterministica. Viene effettuato un confronto dettagliato tra il controllo di corrente PI e deadbeat. Il controllore PI è tarato in rappresentazione a virgola fissa e validato sperimentalmente. Il controllore deadbeat è derivato dal modello discreto del PMSM e implementato mediante strutture aritmetiche ottimizzate in termini di risorse. I risultati sperimentali evidenziano una riduzione dell’errore di inseguimento della corrente e un miglioramento della risposta dinamica con la strategia deadbeat, a fronte di una maggiore complessità implementativa e di una più elevata sensibilità alla variazione dei parametri del modello. La tesi mette in evidenza i vantaggi del controllo motore basato su FPGA in termini di latenza, scalabilità e flessibilità architetturale rispetto alle implementazioni convenzionali su microcontrollore. L’architettura proposta fornisce una struttura modulare ed estensibile, idonea ad applicazioni di azionamenti elettrici ad alte prestazioni.
File allegati
File Dimensione Formato  
2026_03_Orhan_Executive_Summary_02.pdf

accessibile in internet per tutti

Descrizione: Executive Summary
Dimensione 1.28 MB
Formato Adobe PDF
1.28 MB Adobe PDF Visualizza/Apri
2026_03_Orhan_Thesis_01.pdf

accessibile in internet per tutti

Descrizione: Thesis
Dimensione 4.47 MB
Formato Adobe PDF
4.47 MB Adobe PDF Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/252369