A 3.5-GHz Integer-N PLL with adaptive stabilization techniques for SPAD applications

Within the field of computational imaging, Non-Line-of-Sight (NLOS) techniques stand out as a pivotal breakthrough, enabling the recovery of hidden geometry from indirect light scattering. This capability leads the way to major advancements in autonomous navigation, medicine, security, and defense. Using high-resolution Time-of-Flight (ToF) measurements, multi-bounce photons can be exploited to reconstruct objects and environments that lie outside the direct line of sight. In NLOS and other LiDAR-based photon-starved approaches, however, measurements can be characterized by very low event probabilities. In SPAD timing architectures based on Time-to-Digital Converters (TDC), the refolding technique has emerged as one of the enabling solutions, since it periodically recycles the full scale range of the TDC in the same frame, and significantly enhances the photon detection probability (PDP) with respect to single-hit measurements. However, this technique presents significant challenges for designers, such as the need to synchronize the TDC with the optical laser source, which is accomplished using a Phase-Locked Loop (PLL). In this context, the PLL design extends beyond conventional requirements, as the input pulsing reference signals may span a wide frequency range, while the output frequency must remain fixed, potentially affecting the system stability and robustness. In this work, a solution is proposed, which is based on a novel custom topology that allows the loop gain to be reprogrammed via a multi-slope tuning strategy, compensating for the large integer‑N variations. This thesis presents the development, design and layout characterization of a novel 3.5 GHz Integer-N Phase-Locked Loop, with embedded dynamic stabilization and calibration mechanisms. The design is preceded by a system-level analysis of the interaction between the PLL and the TDC, from which the fundamental architectural constraints are derived. The main focus on the circuit-level side is the development and validation of a calibration network for charge-pump mismatches, the design of a linear multi-slope, multi-level tuning ring oscillator, and the implementation of a digital integer-N frequency divider. Post-layout simulations confirm the decoupled programmability of both the tuning slopes and frequency levels, demonstrating strong control across PVT variations. The charge-pump calibration network effectively compensates even the most critical process corners (FS and SF). The designed ASIC is implemented in a 40 nm CMOS technology node and is compatible with 3D-stacked integration.

Nel campo dell'imaging computazionale, le tecniche Non-Line-of-Sight rappresentano una svolta fondamentale, poiché consentono la ricostruzione di scene o immagini nascoste attraverso il recupero indiretto di luce diffusa oltre l'ostacolo. La potenzialità di questo approccio apre la strada a grandi progressi nella navigazione autonoma, la diagnostica medicinale, la sicurezza e la difesa. Attraverso l'uso di misurazioni a Tempo di Volo, singoli fotoni rimbalzano in parete possono essere sfruttati per la ricostruzione di oggetti al d fuori della libera visuale. Nelle applicazioni NLOS e in altri approcci LiDAR in condizioni di scarsità di fotoni, tuttavia, le misure possono essere caratterizzate da una probabilità di evento molto bassa. Nell'utilizzo di architetture SPAD basate su Convertitori Tempo-Digitali (TDC), la tecnica del refolding è emersa come una soluzione chiave, perché permette il riutilizzo periodico dei Full Scale Range (FSR) dei TDC, e, rispetto alle tecniche a singolo tentativo, migliora drasticamente la probabilità di avvenimento di un evento (PDP). Questa tecnica porta però con sé diverse difficoltà, una tra le quali la necessità di agganciare la frequenza di riferemento della sorgente ottica LASER ai circuiti di conversione temporale attraverso l'utilizzo di una anello ad aggancio di fase (PLL). In questa ottica, la progettazione del PLL va ben oltre le necessità convenzionali, poiché l'ingresso di riferimento deve accogliere un ampia escursione di frequenze, dettata dal diverso tipo di LASER utilizzato. Questa necessità pone grandi difficoltà per le architetture convenzionali in termini di stabilità e robustezza del sistema. In questo progetto si propone una nuova soluzione, basata su una topologia ad hoc che consenta di riprogrammare il guadagno del loop tramite il guadagno di tuning dell’oscillatore, compensando la significativa variabilità del divisore intero-N. Questa tesi presenta lo sviluppo, la progettazione e la caratterizzazione del layout di un innovativo Phase-Locked Loop Integer-N a 3.5 GHz, con meccanismi integrati di stabilizzazione dinamica e calibrazione. La progettazione è preceduta da un’analisi a livello di sistema dell’interazione tra PLL e TDC, da cui derivare vincoli architetturali fondamentali alla progettazione. Il lavoro si concentra principalmente sullo sviluppo e validazione di un circuito di calibrazione per Charge Pump, sulla progettazione di un Ring Oscillator lineare e tuning range multi-slope e multi-livello, nonché sull'implementazione di un divisore di frequenza digitale di tipo integro-N. Le simulazioni post-layout confermano la corretta programmabilità disaccoppiata sia delle pendenze di tuning sia dei livelli di frequenza, evidenziando un eccellente controllo delle variazioni PVT. La rete di calibrazione del charge pump compensa efficacemente anche le condizioni di processo più critiche (FS e SF). L'ASIC progettato è realizzato in tecnologia CMOS a 40nm, compatibile con implementazioni 3D stacked.