Readout electronic system with 60 ps resolution for 16-Pixel InGaAs/InP SPAD arrays

Single-photon detection in the Short-Wave Infrared (SWIR) spectrum has gained significant attention in recent years due to its crucial advantages, such as eye safety and reduced atmospheric attenuation. These features are essential for advanced 3D sensing applications, such as Non-Line-Of-Sight (NLOS) imaging, which aims to reconstruct hidden scenes by detecting sparse, multiply-reflected photons. InGaAs/InP Single-Photon Avalanche Diodes (SPADs) represent the state-of-the-art technology for the SWIR spectral range. However, to achieve high temporal resolution and fast acquisition speed, multi-pixel SPAD arrays coupled with high-performance Readout Integrated Circuits (ROICs) are strictly required. In this framework the European ENLIGHTEN project (funded by the European Defence Fund) is developed, which aims to build a comprehensive SWIR NLOS imaging system. The core objective of this thesis is the development of a complete test system for the experimental characterization of a custom ROIC. Developed by the SPADlab research group at Politecnico di Milano and fabricated in 110 nm CMOS technology, the IC is specifically designed to drive a 16x1 linear array of InGaAs/InP SPADs. The chip integrates differential front-ends for fast gating, Time-to-Digital Converters (TDCs) shared through a dynamic routing logic, a Phase-Locked Loop (PLL), and photon-counting capabilities. To evaluate the ROIC's electrical and timing performance independently from the strict operational requirements of InGaAs/InP detectors, Silicon SPAD arrays wire-bonded directly to the chip were used in this phase as a reliable testing framework. To perform the characterization, a comprehensive hardware and firmware platform was designed and implemented. The hardware setup comprises custom printed circuit boards (PCBs), including a Power and Control board for supply regulation, signal conditioning, and biasing voltage, and a Chip Carrier Board to host two ROICs and the arrays of SPADs. In parallel, a digital architecture was developed on a Xilinx Artix-7 FPGA to handle board components configuration via I2C protocols, ROICs configuration via SPI communication, generate critical fast-gating signals with programmable delays, and manage high-speed data acquisition. The data is ultimately transmitted via USB 3.0 to a custom LabVIEW graphical user interface for real-time processing and visualization. The developed system was successfully employed to evaluate the integrated circuit's performance. Extensive measurements were carried out to assess temporal uniformity, system timing jitter, TDC linearity, and the efficacy of the dynamic resource-sharing logic under full-array operation. The results validate the proposed architecture, demonstrating its complete capability to meet the stringent timing and throughput requirements for the final InGaAs/InP NLOS imaging system. This work has received funding from the European Defence Fund (EDF) under project ENLIGHTEN EDF-2021-DIS-RDIS (G.A. 101103242). Funded by the European Union. Views and opinions expressed are, however, those of the authors only and do not necessarily reflect those of the European Union or the European Commission. Neither the European Union nor the granting authority can be held responsible for them.

La rivelazione di singoli fotoni nello spettro dell'infrarosso a onde corte (SWIR) ha guadagnato un'attenzione significativa negli ultimi anni grazie ai suoi vantaggi cruciali, come la sicurezza oculare e la ridotta attenuazione atmosferica. Queste caratteristiche sono essenziali per le applicazioni avanzate di 3D sensing, come il Non-Line-Of-Sight (NLOS) imaging, che mira a ricostruire scene nascoste rilevando fotoni soggetti a riflessioni multiple. I diodi a valanga a singolo fotone (SPAD) in InGaAs/InP rappresentano lo stato dell'arte della tecnologia per la gamma spettrale SWIR. Tuttavia, per ottenere un'elevata risoluzione temporale e una velocità di acquisizione molto rapida, sono necessari array di SPAD multi-pixel accoppiati a circuiti integrati di lettura (ROIC) ad alte prestazioni. In questo contesto si posiziona il progetto europeo ENLIGHTEN (finanziato dal Fondo Europeo per la Difesa), che mira a realizzare un sistema di NLOS imaging in banda SWIR. L'obiettivo principale di questa tesi è lo sviluppo di un sistema di test per la caratterizzazione sperimentale di una ROIC custom. Sviluppato dal gruppo di ricerca SPADlab del Politecnico di Milano e realizzato in tecnologia CMOS a 110 nm, il circuito integrato è specificamente progettato per pilotare un array lineare 16x1 di SPAD in InGaAs/InP. Il chip integra front-end differenziali per il fast gating, convertitori tempo-digitale (TDC) condivisi attraverso una logica di allocazione dinamica, un Phase-Locked Loop (PLL) e funzionalità di conteggio dei fotoni. Per valutare le prestazioni elettriche e temporali del ROIC in modo indipendente da requisiti operativi stringenti dei rivelatori in InGaAs/InP, in questa fase sono stati utilizzati array di SPAD in silicio collegati direttamente al chip tramite wire-bonding, fungendo da struttura di test. Per eseguire la caratterizzazione, è stata progettata e implementata una piattaforma hardware e firmware completa. Il setup hardware comprende circuiti stampati (PCB) custom, tra cui una Power and Control board per la regolazione dell'alimentazione, il condizionamento dei segnali e la generazione della tensione di polarizzazione, e una Chip Carrier Board per ospitare due ROIC e gli array di SPAD. Parallelamente, è stata sviluppata un sistema digitale su un FPGA Xilinx Artix-7 per gestire la configurazione dei componenti presenti sulle schede tramite protocolli I2C, la configurazione delle ROIC tramite comunicazione SPI, generare i segnali necessari per fast-gating con ritardi programmabili e gestire l'acquisizione dati ad alta velocità. I dati vengono infine trasmessi via USB 3.0 a un'interfaccia grafica custom in LabVIEW per l'elaborazione dati e la loro visualizzazione in tempo reale. Il sistema sviluppato è stato impiegato con successo per valutare le prestazioni del circuito integrato. Sono state effettuate misurazioni estensive per valutare l'uniformità temporale, il jitter temporale del sistema, la linearità dei TDC e l'efficacia della logica di allocazione dinamica durante il funzionamento dell'intero array. I risultati validano l'architettura proposta, dimostrando la sua completa capacità di soddisfare gli stringenti requisiti di timing e throughput necessari per il sistema finale di imaging NLOS in InGaAs/InP.