Assisted semantic understanding of analog IC layouts using deep learning

The increasing complexity of analog integrated circuit designs places growing pressure on layout review and verification workflows, yet the GDSII file format, which constitutes the final deliverable of the analog design flow, remains a purely geometric database, devoid of explicit semantic information. Identifying circuit devices, classifying functional components, and verifying design intent directly from layout geometry is a task that currently relies on manual reverse engineering, as no automated approach is capable of bridging geometric data with circuit-level understanding has been established. This work proposes a lightweight, modular deep learning pipeline that addresses this gap by combining task-specific Convolutional Neural Networks detectors with Large Language models, exploiting each model within the task it excels at: spatial pattern recognition for visual detection and natural language reasoning for user interaction and response generation. To train and evaluate the pipeline, a purpose-built dataset of 30{,}034 annotated layout images was generated, paired with question-answer conversations for language model adaptation, directly addressing the scarcity of labeled data available for layout-level circuit recognition. The system is evaluated across four analysis tasks of increasing complexity, covering single component identification, circuit topology classification, and device enumeration in both base and mixed circuits layouts. The proposed pipeline achieves above 91% accuracy on all tasks and outperforms state-of-art Vision Language Models by up to 81 percentage points, while operation with a total parameter count of approximately one billion, an order of magnitude smaller than the evaluated baselines, demonstrating it's lightweight capabilities. These results pave the way towards a complete semantic EDA flow, where layout understanding supports automated design intent verification, design reuse across technologies, and AI assisted layout generation extending the reach of automation into all directions of the design flow.

La crescente complessità dei progetti di circuiti integrati analogici esercita una pressione sempre maggiore sui flussi di lavoro di revisione e verifica del layout, tuttavia il formato di file GDSII, che costituisce il deliverable finale del flusso di progettazione analogica, rimane un database puramente geometrico, privo di informazioni semantiche esplicite. L'identificazione dei dispositivi circuitali, la classificazione dei componenti funzionali e la verifica dell design geometrico del layout è un compito che attualmente si basa sul reverse engineering manuale, poiché non è stato stabilito alcun approccio automatizzato in grado di collegare i dati geometrici con la comprensione a livello circuitale. Questo lavoro propone una pipeline di deep learning leggera e modulare che affronta questa lacuna combinando rilevatori basati su CNNs specifici per il compito con LLMs, sfruttando ciascun modello nel compito in cui eccelle: riconoscimento di pattern spaziali per il rilevamento visivo e ragionamento in linguaggio naturale per l'interazione con l'utente e la generazione di risposte. Per addestrare e valutare la pipeline, è stato generato un dataset appositamente costruito di 30.034 immagini di layout annotate, abbinate a conversazioni domanda-risposta per l'adattamento del modello linguistico, affrontando direttamente la scarsità di dati etichettati disponibili per il riconoscimento di circuiti a livello di layout. Il sistema viene valutato su quattro task di analisi di complessità crescente, che coprono l'identificazione di singoli componenti, la classificazione della topologia circuitale e l'enumerazione di dispositivi in layout di circuiti sia base che misti. La pipeline proposta raggiunge un'accuratezza superiore al 91\% su tutti i task e supera i Vision Language Models allo stato dell'arte fino a 81 punti percentuali, operando con un numero totale di parametri di circa un miliardo, un ordine di grandezza inferiore rispetto ai baseline valutati, dimostrandone l'efficienza. Questi risultati aprono la strada verso un flusso EDA semantico completo, in cui la comprensione del layout supporta la verifica automatizzata dell'intento progettuale, il riutilizzo del design attraverso diverse tecnologie e la generazione di layout assistita da AI, estendendo la portata dell'automazione in tutte le direzioni del flusso di progettazione.