This thesis work concerned a multichannel acquisition board designed for TCSPC measurements. It has to be used within an existing SPAD-AQC array detector and this puts constraints on the board dimensions which were limited to 95x40 mm. The circuit mounts a delicate analog interface that reads the SPAD avalanche signals (START) adding the less possible time jitter and sends them to two four-channel integrated TAC (Time to Amplitude Converter). It also conditions the STOP signal needed by the TAC. A dithering contribute provided from an FPGA is added to the TAC outputs to improve the whole system DNL. The sum of every channel timing signal and the dithering contribute is fed to an eight-channel ADC that will provide eight digital values representing the photons arrival time for each channel. These codes are routed into an FPGA which elaborates the data, subtracts the dithering contribute and stores them into its internal memory as histograms. Via USB interface an external command may ask the board to send the histograms to the computer or to an hard disk through an high-speed SATA connection.

Questo lavoro di tesi riguarda una scheda di acquisizione multicanale per misure TCSPC. Essa deve essere accoppiata ad un modulo di rivelazione SPAD-AQC già esistente e questo limita le sue dimensioni a 95x40 mm. Il circuito ha un primo stadio analogico adibito alla lettura dei segnali di valanga provenienti dagli SPAD (START) e al condizionamento del segnale di STOP. Tali segnali vengono inviati a due TAC (Time to Amplitude Converter) integrati a quattro canali che convertono il ritardo START-STOP in una tensione analogica. Ad essa è aggiunto un contributo di dithering necessario a ridurre la DNL del sistema. La tensione di uscita complessiva di ogni canale è tradotta in digitale da un ADC a otto canali ed inviata ad una FPGA che elabora il segnale sottraendoci il contributo di dithering e memorizzandolo nella sua memoria interna crescendo degli istogrammi. Tramite interfaccia USB, un comando esterno può richiedere alla scheda l’invio dei dati sia verso il computer sia verso un hard disk SATA ad alta velocità.

Progetto e realizzazione di un sistema di acquisizione compatto a otto canali per misure TCSPC

MIARI, LUCA
2010/2011

Abstract

This thesis work concerned a multichannel acquisition board designed for TCSPC measurements. It has to be used within an existing SPAD-AQC array detector and this puts constraints on the board dimensions which were limited to 95x40 mm. The circuit mounts a delicate analog interface that reads the SPAD avalanche signals (START) adding the less possible time jitter and sends them to two four-channel integrated TAC (Time to Amplitude Converter). It also conditions the STOP signal needed by the TAC. A dithering contribute provided from an FPGA is added to the TAC outputs to improve the whole system DNL. The sum of every channel timing signal and the dithering contribute is fed to an eight-channel ADC that will provide eight digital values representing the photons arrival time for each channel. These codes are routed into an FPGA which elaborates the data, subtracts the dithering contribute and stores them into its internal memory as histograms. Via USB interface an external command may ask the board to send the histograms to the computer or to an hard disk through an high-speed SATA connection.
ANTONIOLI, SEBASTIANO
CUCCATO, ANDREA
ING V - Scuola di Ingegneria dell'Informazione
20-dic-2011
2010/2011
Questo lavoro di tesi riguarda una scheda di acquisizione multicanale per misure TCSPC. Essa deve essere accoppiata ad un modulo di rivelazione SPAD-AQC già esistente e questo limita le sue dimensioni a 95x40 mm. Il circuito ha un primo stadio analogico adibito alla lettura dei segnali di valanga provenienti dagli SPAD (START) e al condizionamento del segnale di STOP. Tali segnali vengono inviati a due TAC (Time to Amplitude Converter) integrati a quattro canali che convertono il ritardo START-STOP in una tensione analogica. Ad essa è aggiunto un contributo di dithering necessario a ridurre la DNL del sistema. La tensione di uscita complessiva di ogni canale è tradotta in digitale da un ADC a otto canali ed inviata ad una FPGA che elabora il segnale sottraendoci il contributo di dithering e memorizzandolo nella sua memoria interna crescendo degli istogrammi. Tramite interfaccia USB, un comando esterno può richiedere alla scheda l’invio dei dati sia verso il computer sia verso un hard disk SATA ad alta velocità.
Tesi di laurea Magistrale
File allegati
File Dimensione Formato  
2011_12_Miari.pdf

accessibile in internet solo dagli utenti autorizzati

Descrizione: Testo della tesi
Dimensione 6.59 MB
Formato Adobe PDF
6.59 MB Adobe PDF   Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/32942