Il tiristore verticale per celle di memoria T-RAM : studio, caratterizzazione e sviluppo di un modello analitico

T-RAM is a high-density DRAM cell based on TCCT (Thin-Capacitively-Coupled-Thyristor) vertical structure. This new capacitor-less device could overcome the scalability problems concerning CMOS technology and provide high-speed, high-performance volatile memories, thanks to the pillar-like configuration of the cells and the internal regenerative positive feedback. TCCT is a thyristor device used as a storage element, constituted by a p-n-p-n vertical structure with a double-gate MOS (WL) that capacitively couples with the p-base (central p-doped region) and stores data by holes accumulation (data1) or depletion (data0) in that region. Cell will remain in the off state, providing very low current, until a certain anode voltage (VBF) is reached when it switches into the on state, providing a current several orders of magnitude higher. VBF can be modulated by the WL voltage. The physics of thyristor is the core of the T-RAM cell. Thus, to push a better understanding we propose a physical based DC analytical model for this vertical device able to reproduce its electrical behavior with computer software. It can be used to understand which are the key parameters involved in the turn-on process and to optimize the p-n junctions that constitute the structure itself. It also represents a first step to realize a compact model of the T-RAM cell. Electrical characterization of working TCCT cells has been carried out in order to study the physical effects involved in the turn-on process and the impact of the gate coupling.

La memoria T-RAM è un tipo di memoria DRAM ad alta densità basato su strutture verticali TCCT (Thin-Capacitively-Coupled-Thyristor). Questo nuovo dispositivo non presenta componenti capacitive esterne e può permettere di superare i limiti di scalabilità che affliggono i dispositivi basati su tecnologia CMOS. Grazie alla configurazione a pilastro delle celle e al feedback rigenerativo interno, è possibile realizzare memorie volatili ad alta velocità e alte performance. Il TCCT è un dispositivo basato sul tiristore come elemento di memoria ed è costituito da una struttura verticale p-n-p-n con un condensatore MOS double-gate (WL) che accoppia capacitivamente la cosiddetta p-base (regione drogata p centrale) e immagazzina il dato tramite accumulo (dato 1) o difetto di lacune (dato 0) in tale zona. La cella rimane nello stato di off, fornendo una corrente estremamente bassa, fino al raggiungimento di una certa tensione di anodo (VBF), oltr la quale commuta nello stato di on permettendo il passaggio di una corrente diversi ordini di grandezza maggiore. La tensione VBF viene modulata della tensione di WL. La fisica del tiristore è il cuore della cella T-RAM. Per raggiungere una migliore comprensione del dispositivo verticale abbiamo realizzato un modello DC analitico su base fisica in grado di riprodurre il suo comportamente elettrico. Tale modello può essere usato per capire quali siano i parametri chiave che entrano in gioco nel processo di accensione e per ottimizzare di conseguenza le giunzioni p-n che costituiscono la struttura. Inoltre, esso costituisce il primo passo verso la realizzazione di un modello compatto per la cella T-RAM. Parallelamente sono state effettuate delle caratterizzazioni elettriche, sia statiche che dinamiche, su celle funzionanti al fine di studiare i meccanismi fisici coinvolti nel processo di accensione e l’impatto dell’accoppiamento capacitivo con la gate.