Application specific hierarchical network on chip design based on floorplanning information

Application-specific network-centric architectures (such as Networks on-Chip, NoCs) have recently become an effective solution to support high bandwidth communication in Multiprocessor Systems-on-Chip (MPSoCs). Moreover, the introduction of the hierarchy concept in the NoC design benefits from the main locality nature of communication in MPSoC architectures. This thesis presents a methodology for designing Application Specific Hierarchical NoC (ASHiNoC) architectures consider- ing floor- planning information. The proposed approach targets heterogeneous clustered architectures where the intracluster communication is managed by a low-latency circuit-switched crossbar, while the intercluster communication is managed by a high- bandwidth packed-based Network on Chip, allowing regular topologies. The proposed design flow solves the problem by starting from the cluster selection down to the floorplanning-aware approximation of the interconnect performances in terms of latency, power, area within each cluster and for the backbone NoC.

Le architetture per applicazioni specifiche di net-centriche (come le reti su Chip, NOC in inglese) sono di recente diventate una soluzione efficace per supportare la comunicazione ad alta ampiezza di banda in sistemi multiprocessore su Chip (MPSoCs in inglese). Inoltre, l’introduzione del concetto di gerarchia nella progettazione delle NoC trae vantaggio dalla natura principalmente locale della comunicazione presente nelle architetture MPSoC. Questa tesi presenta una metodologia per la progettazione di architetture di reti su chip gerarchiche per applicazioni specifiche (ASHiNoC in inglese) considerando le informazioni di floorplanning. L’approccio presentato mira ad architetture di cluster eterogenee in cui la comunicazione intra-cluster gestita da un crossbar a commutazione di circuito di bassa latenza, mentre le comunicazioni inter- cluster vengono gestite da una NoC a commutazione di pacchetti di elevata ampiezza di banda, permettendo topologie regolari. Il flusso di progettazione proposto affronta il problema partendo dalla selezione dei cluster fino all’approssimazione, che tiene conto del floorplanning, delle prestazioni di interconnessione in termini di latenza, potenza, area all’interno di ogni cluster e passa per la struttura delle NOC.