Low power and compact successive approximation ADC for bioelectronic chips

For both the electrical stimulation and recording of cultured neurons, the CMOS-based microelectrode arrays (MEAs) are one of the most promising electronic devices used nowadays. To ensure a robust transmission of the information between the chip and external devices, the MEA chip requires integrated analog-to-digital converters (ADCs). Moreover, the presence of a large number of read-out channels on chip poses stringent requirements on both area and power consumption for the design of the ADCs. Thus, this Master's thesis work proposes a low-power and compact successive approximation register (SAR) ADC for such bio-electronic chips. In this thesis, some low-power ADC topologies are first investigated and the SAR ADC is finally chosen, that is the optimum solution for the application. The choice of multiplexing the read-out channels of the MEA chip for the analog-to-digital conversion is then presented while the requirements for the ADC are derived. In this work, the design of each part of the converter is described, starting from the switched-capacitor array which is usually used as a sample and hold (S/H) as well as a digital-to-analog converter (DAC). The size of the switches that are providing the signals to the DAC is optimized considering the timing requirements. Furthermore, low power solutions are proposed for the comparator while good performances are achieved for both noise and speed. A successive approximation register logic is finally used to provide the digital control signals. The performance of the SAR ADC is evaluated with post-layout simulations. All the preliminary requirements are met and the proposed converter represents a promising solution for low-power applications. In conclusion, the specifications of the entire data-conversion system are compared with the ADCs currently implemented on the MEA device and a possible improvement of the chip is presented.

Fra i dispositivi che permettono la stimolazione e la misura dell'attività elettrica di colture neuronali, i CMOS microelectrode array (MEA) sono una delle migliori soluzioni utilizzate oggigiorno. Per una sicura trasmissione di informazioni dal chip ai dispositivi esterni, il dispositivo MEA richiede convertitori analogico-digitali (ADC) da integrare nel chip. In particolare, la progettazione di tali circuiti deve essere eseguita limitando il consumo di area e potenza in quanto il numero di canali di lettura integrati è elevato. Per questo motivo, la presente tesi propone un ADC ad approssimazioni successive (SAR) compatto e a basso consumo di potenza per chip bio-elettronici. In questa tesi, diverse tipologie di ADC a risparmio di potenza sono inizialmente investigate e il modello SAR è infine scelto, in quanto dimostra di essere la soluzione ottimale per l'applicazione studiata. La scelta di utilizzare il multiplexing dei canali di lettura per la conversione analogico-digitale è quindi presentata assieme alle specifiche dell'ADC. La progettazione di ogni componente elettronico del convertitore è poi descritta, iniziando dall'array a capacità commutate che è usato sia come sample and hold (S/H), sia come convertitore digitale-analogico (DAC). Le dimensioni degli interruttori che forniscono i segnali al DAC sono ottimizzate considerando le specifiche del tempo di assestamento. Una soluzione a basso consumo di potenza è proposta per il comparatore e un registro ad approssimazioni successive è usato per generare i segnali digitali di controllo. Le prestazioni dell'ADC SAR sono valutate con simulazioni post-layout. Tutte le specifiche stabilite sono soddisfatte e il convertitore proposto rappresenta una promettente soluzione per applicazioni a basso consumo di potenza. La performance dell'intero sistema di ADC integrabile nel dispositivo MEA è dunque confrontata con quella degli ADC a singola rampa al momento implementati sul chip e un possibile miglioramento del dispositivo è presentato.