Modeling of statistical variability in nanoscale charge-trap flash memories

The ever growing market of mobile communication and digital consumer electronics has stimulated the rapid development of Flash memory technology. For more than 20 years the conventional floating-gate technology has been able to meet the requirements of higher storage density, higher programming/erasing speed, higher reliability and lower power design through a continuous scaling of the cell size. However, the floating gate technology faces nowadays difficult technical challenges and some physical limitations towards further scaling. The charge-trap memory cell is considered today the most practical evolution of the floating-gate Flash cell, allowing improved reliability and scaling perspectives. However, the discrete nature of the stored charge necessarily gives rise to statistical issues related to the number and position fluctuation of the electrons in the storage-layer, determining a statistical dispersion of the threshold voltage shift after the program operation. This statistical dispersion is expected to be further worsened when considering the additional contribution of atomistic doping to non-uniform substrate inversion, enhancing percolative source-to-drain conduction. Moreover the statistical nature of the process ruling the injection of charge from the substrate into the storage layer, may represent a further important variability source for the program operation of nanoscale charge-trap memory devices, compromising the tightness of the programmed threshold-voltage distribution, as already pointed out for floating-gate devices. Cell scaling increases the impact of these variability sources, as the number of charges (electrons and ionized dopants) decreases shrinking the cell dimensions. This thesis focuses the attention on the statistical variability affecting the reading and programming operations of nanoscale charge-trap memories. Chapter 1 briefly introduces the floating-gate Flash technology, pointing out the main scaling limits for both NAND and NOR architectures. Then the charge-trap technology is presented highlighting its potential benefits in terms of reliability, scaling perspective and technological feasibility. The end of the chapter is devoted to present the major sources of statistical variability for the charge-trap technology. Chapter 2 gives a thorough overview of the issues related to the resolution of individual discrete charges in 3D drift-diffusion simulations. Chapter 3 presents a comprehensive investigation of threshold voltae shift variability in deeply-scaled charge-trap memory cells, considering both atomistic substrate doping and the discrete and localized nature of stored charge in the nitride layer. The scaling trends and the practical impact of these statistical effects on cell operation are also analyzed. Chapter 4 addresses the study of charge-trap memory programming variability, presenting a physics-based Monte-Carlo model developed to simulate the statistical electron injection process from the substrate to the storage layer. Chapter 5 presents a channel doping enginnering study aimed to the random telegraph noise (RTN) suppression in nanoscale Flash memories. The conclusions of the thesis will be summarized at the end of the manuscript, outlining what has been accomplished and proposing some future work that can extend and improve the understanding of the effects of variability on the chargetrap memory performances.

Il mercato della comunicazione mobile e dell'elettronica digitale di consumo ha stimolato negli ultimi decenni il rapido sviluppo della tecnologia di memoria Flash. Da oltre 20 anni la tradizionale tecnologia a floating-gate è stata in grado di soddisfare le esigenze di densità di storage superiore, maggiore velocità di programmazione/cancellazione, maggiore affidabilità e consumi minori attraverso uno scaling continuo della dimensioni della cella. Tuttavia, la tecnologia a floating gate si trova oggi di fronte a difficili sfide tecnologiche e ad alcune limitazioni fisiche che ne impediscono un'ulteriore scaling. La cella di memoria ad intrappolamento di carica è considerata oggi l'evoluzione più promettente della cella a floating-gate, consentendo una maggiore affidabilità e migliori prospettive di scalabilità. Tuttavia, la natura discreta della carica immagazzinata dà luogo inevitabilmente a problemi statistici relativi alla fluttuazione nel numero e nella posizione degli elettroni negli strati della memoria, determinando una dispersione statistica della tensione di soglia dopo ogni fase di programmazione. Questa dispersione statistica viene ad essere ulteriormente peggiorata se si considera il contributo aggiuntivo del drogaggio atomistico e di una non uniforme inversione di carica nel substrato. Inoltre la natura statistica del processo di iniezione di carica dal substrato allo strato di storage, può rappresentare una ulteriore fonte di variabilità statistica per l'operazione di programmazione di una cella di memoria deca-nanometrica ad intrappolamento di carica. Lo scaling della cella aumenta l'impatto di queste fonti di variabilità, in quanto il numero di cariche (elettroni e droganti ionizzati) in gioco nel funzionamento del dispositivo diminuisce riducendo le dimensioni delle celle. Questa tesi focalizza l'attenzione sullo studio dell'impatto della variabilità statistica sulle operazioni di lettura e programmazione di celle di memoria ad intrappolamento di carica deca-nanometriche. Il Capitolo 1 introduce brevemente la tecnologia Flash a floating-gate, sottolineando i principali limiti di scalabiltà per entrambe le architetture NAND e NOR. Viene quindi presentata la tecnologia ad intrappolamento di carica, mettendo in evidenza i suoi potenziali benefici in termini di affidabilità, scalabilità e prospettive di fattibilità tecnologica. La fine del capitolo è dedicata a presentare le principali fonti di variabilità statistica per la tecnologia ad intrappolamento di carica. Il Capitolo 2 fornisce una panoramica approfondita delle problematiche relative alla risoluzione delle singole cariche discrete nel quadro delle simulazioni 3D drift-diffusion. Il Capitolo 3 presenta una analisi approfondita della variabilità della tensione di soglia nelle celle di memoria ad intrappolamento di carica, considerando sia il drogaggio atomistico sia la natura discreta e localizzata della carica immagazzinata negli strati dielettrici della memoria. I trend di scalabilità e l'impatto pratico di tali effetti statistici sul funzionamento delle celle di memoria sono mostrati alla fine del capitolo. Il Capitolo 4 affronta lo studio della variabilità statistica del processo di programmazione di una cella di memoria ad intrappolamento di carica, presentando una modello fisico di tipo Monte-Carlo sviluppato per simulare il processo statistico di iniezione di elettroni dal substrato allo strato di memorizzazione. Il Capitolo 5 presenta uno studio di ingegnerizzazione del drogaggio di canale finalizzato alla soppressione del rumore RTN (Random Telegraph Noise) nelle di memorie Flash realizzate su scala nanometrica. Le conclusioni della tesi sono infine riassunte alla fine del manoscritto, delineando ciò che è di orginale è stato prodotto con questo lavoro, e proponendo una serie di lavori futuri che potranno estendere e migliorare la comprensione degli effetti della variabilità statistica sulle prestazioni della memoria ad intrappolamento di carica.