This work has been focused on the study, design and test of an innovative spectroscopic-grade Front-End ASIC for semiconductor radiation detectors in space applications. The most crucial requirement is that the ASIC must be able to process input charge signals from 25 k to 100 M electrons, thus employing an input dynamic range consisting of more than three orders of magnitude (1:4000). Other ASIC requirements are a low readout noise (ENC < 3 kelectrons r.m.s.), a low power consumption (< 5 mW/channel) and the possibility to work with very high detector capacitances up to 300 pF. Literature presents several solutions for handling signals belonging to very wide dynamic ranges, like the Time to Charge Conversion (CTC) and Time Over Threshold (TOT) techniques, but they are not suitable for our purpose, mainly because they imply power consumptions that are too high (tens or hundreds of mW/channel, typically). In addition, these techniques also require the presence, on-chip, of digital circuits that continuously operate very close to the analog path, which can result in parasitic cross-talks that can seriously degrade the system analog performances, especially in terms of readout noise and disturbances. The aim of this work has thus been to propose, study and test an innovative ASIC performing an automatic real-time auto-ranging operation. The technique is based on the subdivision of the overall input dynamic range into smaller sub-ranges, each one covering a single decade. When a charge pulse is received from the detector, the system recognizes the sub-range it belongs to and selects, in real-time, the gain of the channel such that the signals of each sub-range can use the whole output swing of the circuit, which is thus the same for all the sub-ranges. In order to implement such operation, the ASIC must necessarily work in time-variant regime and so a first step consisted in a theoretical study aimed to verify its ability to properly work without degrading the noise performances. In a second phase the circuit has been designed and simulated and the good simulation results allowed us to pursue with the third step, which consisted in the realization of two ASIC prototypes: the first one containing only the channel analog section and the second containing the entire circuit. Both these prototypes have been experimentally characterized, providing good and promising results. The measurements also pointed out some unexpected problems, which have been analyzed and solved in a fourth step, that has led us to the design of a new ASIC prototype.

Il presente lavoro di tesi è stato focalizzato sullo studio, la progettazione ed il test sperimentale di un innovativo ASIC di Front-End per rivelatori di radiazioni a semiconduttore per applicazioni spaziali. Il requisito più critico del sistema era la possibilità di elaborare segnali di carica in ingresso compresi tra 25 k e 100 M elettroni, corrispondente ad una dinamica di ingresso di più di tre ordini di grandezza (1:4000). Altri requisiti dell’ASIC erano un ridotto rumore di lettura (ENC < 3 kelettroni r.m.s.), un basso consumo di potenza (< 5 mW/canale) e la possibilità di lavorare con rivelatori caratterizzati da capacità particolarmente elevate, fino a 300 pF. La letteratura presenta diverse soluzioni per elaborare segnali appartenenti a range dinamici molto elevati, come le tecniche “Time to Charge Conversion” (CTC) e “Time Over Threshold” (TOT), che tuttavia non si sono dimostrate adatte al nostro scopo principalmente perché richiedono consumi di potenza troppo elevati, tipicamente dell’ordine di decine o centinaia di mW/canale. Inoltre, queste tecniche richiedono anche la presenza “on-chip” di circuiti digitali che operano in modo continuo nelle immediate vicinanze del percorso del segnale analogico, i quali possono dare origine a cross-talk parassiti in grado di peggiorare sensibilmente le prestazioni analogiche del sistema, specialmente in termini di rumore di lettura e disturbi. Lo scopo di questo lavoro è stato quindi quello di proporre, studiare e testare un innovativo ASIC in grado di realizzare un’operazione di “auto-ranging” in tempo reale. La tecnica è basata sulla suddivisione dell’intera dinamica di ingresso in sotto-range più piccoli, ognuno dei quali copre una decade. Quando un segnale di carica proveniente dal rivelatore viene ricevuto, il sistema ne riconosce il sotto-range di appartenenza e seleziona, in tempo reale, il guadagno del canale in modo tale che i segnali di ogni sotto-range abbiano a disposizione l’intera dinamica di uscita del circuito, che è perciò la stessa per tutti i sotto-range. Al fine di implementare tale operazione, l’ASIC deve necessariamente lavorare in regime tempo-variante e così una prima fase del lavoro è consistita in uno studio teorico mirato a verificare la sua capacità di operare correttamente senza peggiorare le prestazioni di rumore. In una seconda fase il circuito è stato progettato e simulato ed i buoni risultati ottenuti da tali simulazioni ci hanno permesso di procedere con il terzo step, che è consistito nella realizzazione di due prototipi dell’ASIC: il primo contenente la sola sezione analogica del canale ed il secondo l’intero circuito. Entrambi i prototipi sono stati caratterizzati sperimentalmente, fornendo buoni e promettenti risultati. Le misure hanno tuttavia messo in evidenza anche alcuni problemi inaspettati, che sono stati analizzati e risolti in una quarta fase del lavoro, che ci ha condotto al progetto di un nuovo prototipo dell’ASIC.

An innovative CMOS ASIC for a very wide dynamic-range radiation monitor readout in space applications

MACERA, DANIELE

Abstract

This work has been focused on the study, design and test of an innovative spectroscopic-grade Front-End ASIC for semiconductor radiation detectors in space applications. The most crucial requirement is that the ASIC must be able to process input charge signals from 25 k to 100 M electrons, thus employing an input dynamic range consisting of more than three orders of magnitude (1:4000). Other ASIC requirements are a low readout noise (ENC < 3 kelectrons r.m.s.), a low power consumption (< 5 mW/channel) and the possibility to work with very high detector capacitances up to 300 pF. Literature presents several solutions for handling signals belonging to very wide dynamic ranges, like the Time to Charge Conversion (CTC) and Time Over Threshold (TOT) techniques, but they are not suitable for our purpose, mainly because they imply power consumptions that are too high (tens or hundreds of mW/channel, typically). In addition, these techniques also require the presence, on-chip, of digital circuits that continuously operate very close to the analog path, which can result in parasitic cross-talks that can seriously degrade the system analog performances, especially in terms of readout noise and disturbances. The aim of this work has thus been to propose, study and test an innovative ASIC performing an automatic real-time auto-ranging operation. The technique is based on the subdivision of the overall input dynamic range into smaller sub-ranges, each one covering a single decade. When a charge pulse is received from the detector, the system recognizes the sub-range it belongs to and selects, in real-time, the gain of the channel such that the signals of each sub-range can use the whole output swing of the circuit, which is thus the same for all the sub-ranges. In order to implement such operation, the ASIC must necessarily work in time-variant regime and so a first step consisted in a theoretical study aimed to verify its ability to properly work without degrading the noise performances. In a second phase the circuit has been designed and simulated and the good simulation results allowed us to pursue with the third step, which consisted in the realization of two ASIC prototypes: the first one containing only the channel analog section and the second containing the entire circuit. Both these prototypes have been experimentally characterized, providing good and promising results. The measurements also pointed out some unexpected problems, which have been analyzed and solved in a fourth step, that has led us to the design of a new ASIC prototype.
BERTUCCIO, GIUSEPPE
FIORINI, CARLO ETTORE
GERACI, ANGELO
26-mar-2012
Il presente lavoro di tesi è stato focalizzato sullo studio, la progettazione ed il test sperimentale di un innovativo ASIC di Front-End per rivelatori di radiazioni a semiconduttore per applicazioni spaziali. Il requisito più critico del sistema era la possibilità di elaborare segnali di carica in ingresso compresi tra 25 k e 100 M elettroni, corrispondente ad una dinamica di ingresso di più di tre ordini di grandezza (1:4000). Altri requisiti dell’ASIC erano un ridotto rumore di lettura (ENC < 3 kelettroni r.m.s.), un basso consumo di potenza (< 5 mW/canale) e la possibilità di lavorare con rivelatori caratterizzati da capacità particolarmente elevate, fino a 300 pF. La letteratura presenta diverse soluzioni per elaborare segnali appartenenti a range dinamici molto elevati, come le tecniche “Time to Charge Conversion” (CTC) e “Time Over Threshold” (TOT), che tuttavia non si sono dimostrate adatte al nostro scopo principalmente perché richiedono consumi di potenza troppo elevati, tipicamente dell’ordine di decine o centinaia di mW/canale. Inoltre, queste tecniche richiedono anche la presenza “on-chip” di circuiti digitali che operano in modo continuo nelle immediate vicinanze del percorso del segnale analogico, i quali possono dare origine a cross-talk parassiti in grado di peggiorare sensibilmente le prestazioni analogiche del sistema, specialmente in termini di rumore di lettura e disturbi. Lo scopo di questo lavoro è stato quindi quello di proporre, studiare e testare un innovativo ASIC in grado di realizzare un’operazione di “auto-ranging” in tempo reale. La tecnica è basata sulla suddivisione dell’intera dinamica di ingresso in sotto-range più piccoli, ognuno dei quali copre una decade. Quando un segnale di carica proveniente dal rivelatore viene ricevuto, il sistema ne riconosce il sotto-range di appartenenza e seleziona, in tempo reale, il guadagno del canale in modo tale che i segnali di ogni sotto-range abbiano a disposizione l’intera dinamica di uscita del circuito, che è perciò la stessa per tutti i sotto-range. Al fine di implementare tale operazione, l’ASIC deve necessariamente lavorare in regime tempo-variante e così una prima fase del lavoro è consistita in uno studio teorico mirato a verificare la sua capacità di operare correttamente senza peggiorare le prestazioni di rumore. In una seconda fase il circuito è stato progettato e simulato ed i buoni risultati ottenuti da tali simulazioni ci hanno permesso di procedere con il terzo step, che è consistito nella realizzazione di due prototipi dell’ASIC: il primo contenente la sola sezione analogica del canale ed il secondo l’intero circuito. Entrambi i prototipi sono stati caratterizzati sperimentalmente, fornendo buoni e promettenti risultati. Le misure hanno tuttavia messo in evidenza anche alcuni problemi inaspettati, che sono stati analizzati e risolti in una quarta fase del lavoro, che ci ha condotto al progetto di un nuovo prototipo dell’ASIC.
Tesi di dottorato
File allegati
File Dimensione Formato  
2012_03_PhD_Macera.pdf

non accessibile

Descrizione: Testo della tesi
Dimensione 13.99 MB
Formato Adobe PDF
13.99 MB Adobe PDF   Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/56771