Progettazione ed implementazione su FPGA di un'interfaccia hardware per la comunicazione in rete tramite il protocollo TCP/IP

The purpose of this thesis project was to implement, test and evaluate an FPGA hardware system, avoiding the usage of any soft processor, consisting of a network communication module, supporting standard TCP/IP protocol and capable of guarantee up to 1 Gbit/s transfer rate, with a required minimum transfer rate of 20 MB/s. The FPGA system was designed to provide bi-directional input/output data service from a remote host, assuring high quality and reliability. The service is based on acknowledgment and retransmission technology and supports the recent high-speed networks with full duplex 1 Gbit/s bandwith. The project has been implemented - although other FPGAs of equal or superior characteristics are supported - using a board manufactured by Xilinx, belonging to the Virtex-5 family; in further detail the board used was the ML506 model, equipped with a Virtex-5 SX50T, FF1136 package and speed grade -1. The results obtained are excellent, considering that the system can actually saturate the entire bandwidth of 1 Gbit/s provided by the network link and support a stable transfer rate between 100 and 125 MB/s. This assuring an high-quality and error-free data transfer, as well illustrated in the tests. After an accurate description of the network standard used, the document provides with a detailed analysis of the hardware, FPGA module design and user interface implementation. Finally it covers both design and outcomes of the TEST phase. The appendix includes the project source code and selected reference materials.

Obbiettivo del progetto di tesi è la realizzazione su di una FPGA, in hardware, quindi senza ricorrere all’utilizzo di soft processor, di un modulo per la comunicazione in rete, con supporto dello standard TCP/IP e capace di sostenere la velocità di 1 Gbit/s, con una richiesta minima sulla velocità di trasferimento pari a 20 MB/s. Scopo del progetto è quello di dotare la FPGA della capacità di comunicare in ingresso ed in uscita dati da e verso un host remoto, garantendo al contempo la completa affidabilità dei dati trasmessi e ricevuti, tramite l’utilizzo dei meccanismi di acknowledgement e retransmission, ed il supporto alle recenti reti ad alta velocità e prestazioni, caratterizzate da una banda passante full duplex a 1 Gbit/s. Per la realizzazione del progetto è stata utilizzata, sebbene ne sia possibile l’impiego anche su altre FPGA di pari o superiori caratteristiche, una scheda prodotta dalla Xilinx, appartenente alla famiglia Virtex-5; in particolare si tratta di una board di sviluppo ML506, dotata di una Virtex-5 SX50T, con package FF1136 e speed grade -1. I risultati ottenuti sono eccellenti, considerando che il progetto riesce a saturare di fatto l’intera banda passante di 1 Gbit/s messa a disposizione dalla tecnologia di rete, supportando stabilmente velocità di trasferimento tra i 100 e i 125 MB/s, ed a garantire un trasferimento di dati affidabile e privo di errori, come ampliamente illustrato nella fase di test. Dopo una descrizione accurata degli standard di rete utilizzati, il testo propone innanzitutto un’analisi dettagliata della board utilizzata, per poi procedere all’illustrazione del funzionamento del modulo ideato e della sua interfaccia utente; infine vengono descritti tutti i test effettuati, con i relativi esiti, e, in appendice, è riportato il codice appositamente ideato e scritto per la realizzazione del progetto.