Progetto di un'interfaccia hardware per sottoporre a test un processore in un sistema multiprocessore on chip
FERRARIO, ANDREA
2011/2012
File allegati
| File | Dimensione | Formato | |
|---|---|---|---|
|
2012_10_Ferrario.pdf
accessibile in internet per tutti
Descrizione: Testo della tesi
Dimensione
1.59 MB
Formato
Adobe PDF
|
1.59 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/10589/65541