Ambiente di collaudo per memorie flash tramite elettronica on chip

Il presente lavoro di Tesi si colloca all'interno di un più ampio progetto riguardante la validazione di memorie Flash embedded realizzate in nuovi nodi tecnologici (tra 65-nm e 40-nm). Lo studio di tali memorie viene effettuato attraverso dispositivi dedicati facenti uso di microcontrollori embedded per i quali il funzionamento dei codici realizzati dev'essere verificato. A tale scopo è stato realizzato un ambiente completo di collaudo per tali codici tramite l'uso di un circuito di debug direttamente integrato sul dispositivo. Dapprima si è analizzato e simulato il funzionamento del circuito di debug. In un secondo momento, è stata configurata una scheda PCB, costituente il sistema di testing, tramite la quale effettuare il controllo del dispositivo e del circuito di debug tramite calcolatore. E' stato realizzato il firmware per il microcontrollore della scheda ed è stata realizzata un'interfaccia grafica per la gestione dell'ambiente di collaudo dei codici. Infine, è stato realizzato il firmware che implementa il protocollo Human Interface Device per un microcontrollore STM32F103ZE nell'ottica di essere adoperato per una scheda PCB costituente un nuovo sistema di testing più performante.