Picosecond resolution integrated electronics for single photon detector arrays

Nowadays the measurement technique of time-correlated single photon counting (TCSPC) is increasingly widespread in a large number of fields, from medicine, to chemistry, to biology and in a large number of applications such as single molecule fluorescence spectroscopy, fluorescence imaging, and laser scanning microscopy. TCSPC measurements allow the analysis of very fast and weak periodical light waveforms with a resolution of few tens of picoseconds and they basically consist in the detection of a single photon and in the measurement of its arrival time within the period of the analyzed light signal. A basic hypothesis must be satisfied to properly carry out these measurements: in a single period of the light signal the probability to detect more than one photon has to be negligible. Once this hypothesis is verified, after the detection of many photons, the reconstruction of a histogram, based on the measured photon arrival times, is possible. The reconstructed histogram represents the probability distribution function of the photons within the period and hence corresponds to the intensity of the light signal. Nowadays, most of commercial TCSPC systems are focused on single channel applications and, to design a multidimensional system, the use of multiple parallel acquisition chains is necessary, with very high cost and large occupied area. Nevertheless the development of single photon detector arrays is leading to the design of new multichannel systems, with several parallel acquisition chains, in order to fit the specifics of even more applications, such as fluorescence lifetime imaging and diffuse optical tomography, that need a high number of parallel channels to reduce the overall analysis time; consequently, the cost reduction of the single chain is of utmost importance. Moreover, to develop a densely packed timing array, the reduction of occupied area and of dissipated power is also crucial. As mentioned before, one of the most important sections in the acquisition chain for TCSPC is the time measurement block; in TCSPC applications three main performance are required in the time measure, in order to reconstruct the analyzed signal without introducing distortions: a high time resolution, in the order of few tens of picoseconds, a low differential non-linearity, of few percents of the histogram channel width and a high measurement rate, in the Megahertz order. Historically, this block has been implemented in two ways: by means of a time-to-digital converter (TDC) or a time-to-amplitude converter (TAC) followed by an analog-to-digital converter (ADC). Although the employment of a TDC implies a smaller occupied area, the DNL obtainable with this structure is quite high and hence a TAC structure has been chosen, since it allows better performance, even of an order of magnitude, maintaining high resolution and high conversion rate. Moreover, the modern commercial multichannel ADCs with high resolution (14 bit) and high conversion frequency (several tens of MHz) easily allow the development of multichannel systems. Among the several examples of integrated TAC and TDC reported in literature, two main families can be distinguished: single or few channel structures, that achieve high performance but with large silicon area and high dissipated power and structures with a high number of channels with extremely low silicon area, low power dissipation but poor performance in terms of time resolution and differential nonlinearity. Therefore, the development of a new kind of converter, focused both on the performance and on the low cost and low area occupation is necessary. To meet all the specifics required by TCSPC multidimensional systems a monolithic time-to-amplitude converter in 0.35µm Si-Ge BiCMOS technology has been developed. In this work, the main steps that has led to the development of a multi-channel, fully integrated TAC will be described. The first designed structure consists of a single channel TAC and has been used as a prototype to evaluate the performance and the possibility to enlarge the system to a higher number of channels. A two channel structure, featuring high performance, comparable with the state-of-art devices has then been developed, to evaluate the crosstalk between the channels and understand the possible interference sources. Based on this circuit, a four channel chip, that can be considered the first step towards a large integrated system, since it presents both high performance and low crosstalk between the integrated channels, has been manufactured. Since the differential non-linearity of modern ADCs is not suitable for TCSPC requirements, the employment of a DNL reduction technique is necessary. To this aim, the dithering technique has been employed; once again, to allow the development of a large number of channels acquisition chain, also the electronic circuits necessary to implement this technique (i.e. a D/A converter and an adder stage), have to be integrated with the TAC. Therefore a fully integrated DAC and an adder stage have been designed in the same TAC technology. Finally, a four channel complete system, consisting of 4 independent TAC followed by 4 adder stages and of a shared D/A converter has been designed. This final system presents very good performance in terms of time resolution (better than 20ps FWHM), differential non-linearity (less than 4% of the time bin width), conversion rate (16MHz) and crosstalk between the channels. The area occupied by the single TAC channel and the low dissipated power allow the future development of large TCSPC systems featuring both high performance and a large number of parallel acquisition chains. This thesis is organized as follows: in chapter 1, the TCSPC technique is briefly described; in chapter 2, the main structure and performance of the designed TAC are presented; in chapters 3, 4 and 5, the single, double and four channel TAC structures are respectively described in detail and the main experimentally evaluated performance are shown. In chapter 6, the dithering technique is described and the structure of the developed D/A converter and of the adder stages and the evaluated performance are presented. In chapter 7 the complete system structure, consisting of four TAC channels and of an integrated DAC, are shown. Eventually, conclusions and future developments are drawn.

Negli anni recenti la tecnica di misura di time-correlated single photon counting (TCSPC) si è sempre più diffusa in un elevato numero di campi, dalla medicina, alla chimica e alla biologia e in un alto numero di applicazioni, come la single molecule fluorescence spectroscopy, il fluorescence imaging, e la microscopia laser a scansione. Le misure di TCSPC consentono di analizzare segnali luminosi periodici estremamente deboli e veloci con una risoluzione temporale nell'ordine di poche decine di picosecondi e sostanzialmente consistono nel rilevamento di un singolo fotone e nella misura del suo istante di arrivo all'interno del periodo del segnale luminoso analizzato. Per condurre in modo corretto tali misure un'ipotesi fondamentale deve essere soddisfatta: la probabilità di rivelare più di un fotone all'interno di un singolo periodo del segnale luminoso deve essere trascurabile. Soddisfatta tale ipotesi, dopo il rilevamento di numerosi fotoni, è possibile ricostruire un istogramma basato sugli instanti di rivelazione misurati. L'istogramma così ottenuto rappresenta la distribuzione di probabilità dei fotoni all'interno del periodo e corrisponde quindi all'intensità del segnale luminoso. Molti dei sistemi TCSPC commerciali ad oggi disponibili sono focalizzati su applicazioni che richiedono un singolo canale di misura e, per realizzare sistemi multidimensionali, è necessario utilizzare più catene di acquisizione in parallelo, con un costo ed un'area occupata elevati. Ciò nonostante, lo sviluppo di matrici di rivelatori a singolo fotone sta portando alla realizzazione di sistemi multicanale, con svariate catene di acquisizione in parallelo, che permettono di soddisfare le specifiche di un maggior numero di applicazioni, come il fluorescence lifetime imaging e la diffuse optical tomography, che richiedono un elevato numero di canali in modo da ridurre la durata della misura; di conseguenza, la riduzione del costo della singola catena di acquisizione è della massima importanza. Inoltre, per realizzare un sistema compatto, risulta cruciale anche la riduzione dell'area occupata e della potenza dissipata. Come detto in precedenza, una delle parti più importanti in una catena di acquisizione per TCSPC è il blocco di misura temporale; nelle applicazioni, per la misura temporale risultano fondamentali tre requisiti, in modo da ricostruire il segnale analizzato senza introdurre distorsioni: una elevata risoluzione temporale, nell'ordine di poche decine di picosecondi, una bassa non-linearità differenziale, di pochi punti percentuali della larghezza di canale dell'istogramma, ed un elevata frequenza di misura, nell'ordine di alcuni megahertz. Tale blocco è tipicamente implementato in due modalità: utilizzando un time-to-digital converter (TDC) o un time-to-amplitude converter (TAC) seguito da un analog-to-digital converter (ADC). Sebbene l'utilizzo di un TDC comporti una minore occupazione di area, la DNL ottenibile con tale struttura è piuttosto elevata; di conseguenza è stata scelta una struttura basata su un TAC in quanto consente di ottenere prestazioni migliori, anche di un ordine di grandezza, mantenendo un'elevata risoluzione ed un'alta frequenza di conversione. Inoltre i moderni ADC multicanale caratterizzati da un'elevata risoluzione (14 bit) e da un'alta frequenza di conversione (svariate decine di MHz) permettono di sviluppare facilmente sistemi multicanale. All'interno dei vari esempi di TAC e TDC integrati riportati in letteratura, si possono distinguere due famiglie principali: strutture con uno o pochi canali, che raggiungono elevate prestazioni ma che presentano grandi aree di silicio ed elevate dissipazioni di potenza, e strutture con un elevato numero di canali, caratterizzate da piccole aree e basse dissipazioni di potenza ma con prestazioni peggiori in termini di risoluzione temporale e di non-linearità differenziale. Di conseguenza si rende necessario lo sviluppo di una nuova tipologia di convertitore, che garantisca elevate prestazioni in contemporanea con una piccola area ed un costo limitato. Per soddisfare tutti i requisiti richiesti dai sistemi TCSPC multidimensionali è stato sviluppato un time-to-amplitude converter completamente integrato in tecnologia Si-Ge BiCMOS a 0.35µm. In questo lavoro saranno descritti i passaggi principali che hanno portato alla realizzazione di un TAC integrato multicanale. La prima struttura progettata consiste in un TAC a singolo canale, che è stato utilizzato come prototipo per valutare le prestazioni e verificare la possibilità di allargare il sistema ad un più elevato numero di canali. Si è quindi sviluppata una struttura a due canali, caratterizzata da elevate prestazioni, comparabili con quelle ottenute dai dispositivi allo stato dell'arte, e che ha permesso una prima valutazione del crosstalk tra i differenti canali e di individuare le possibili cause di interferenza. Sulla base di questo circuito è stato progettato un chip comprendente quattro canali, che può essere considerato il primo passo verso un più grande sistema integrato, poiché presenta sia elevate prestazioni, sia un crosstalk tra i canali molto ridotto. Poiché la non-linearità differenziale dei moderni ADC non è adatta alle richieste delle applicazioni TCSPC è necessario utilizzare una tecnica per ridurre la DNL. Per questo motivo è stata utilizzata la tecnica del dithering; anche in questo caso, per permettere lo sviluppo di catene di acquisizione caratterizzate da un elevato numero di canali, è necessario integrare assieme al TAC l'elettronica necessaria all'implementazione di tale tecnica (cioè un convertitore D/A ed uno stadio sommatore). Di conseguenza un DAC integrato ed uno stadio sommatore sono stati integrati nella stessa tecnologia in cui è stato realizzato il TAC. Infine è stato progettato un sistema completo a quattro canali, costituito da 4 TAC indipendenti seguiti da 4 stadi sommatori e da un convertitore D/A condiviso. Il sistema finale presenta prestazioni estremamente buone in termini di risoluzione temporale (inferiore a 20ps FWHM), non-linearità differenziale (inferiore al 4% della larghezza del canale temporale), rate di conversione (16MHz) e crosstalk fra i canali. L'area occupata dal singolo canale e la bassa potenza dissipata consentiranno di sviluppare sistemi TCSPC caratterizzati sia da elevate performance che da un elevato numero di catene di acquisizione in parallelo. Questa tesi è organizzata nel modo seguente: nel capitolo 1 viene brevemente descritta la tecnica di misura TCSPC; nel capitolo 2 sono presentate la struttura e le principali performance del TAC progettato; nei capitoli 3, 4 e 5 sono descritte nel dettaglio le strutture dei TAC rispettivamente a uno, due e quattro canali e vengono mostrate le principali performance sperimentalmente misurate. Nel capitolo 6 viene descritta la tecnica del dithering e sono presentate la struttura e le prestazioni del convertitore D/A e dello stadio sommatore sviluppati. Nel capitolo 7 viene descritta la struttura completa del sistema che include quattro TAC ed un DAC. Infine vengono mostrati gli sviluppi futuri e le conclusioni.