Analysis and design of a very low bandwidth PLL

The conventional charge pump based Low Bandwidth PLL uses a big loop filter capacitance which makes it a less popular choice along with the fact that many loop parameters such as bandwidth, charge pump current and jitter is highly dependent on the architecture and structural design. In order to cure this problem, the Semi-Digital PLL architecture is present with its benefit of omitting the big loop filter capacitance and providing the flexibility to control the loop parameters with separate mechanisms namely; the proportional voltage and storage cells. This thesis describes a novel approach to Semi-Digital PLL, by using the same loop control mechanisms in a different architecture. The implemented LB PLL includes one storage cell accompanied by a counter to track the digital reference as well as a proportional voltage to ensure damping for loop stability. Two designs which are very similar in architecture but different in implementation are carried out; one for driving an interpolator to help the fractional tuning to be executed and one for characterizing close loop parameters.

Il PLL a bassa frequenza basato sul CP convenzionale fa uso una grande capacita di filtro che fa la scelta meno utillizzata. Accanto a questa motivazione c’è anche da considerare come Bandwidth, Charge Pump Current e Jitter sono dipendenti dall’architettura e dalla scelta della topologia di circuito. Il Semi-Digital PLL elimina questo problema omettendo la grande capacita di filtro e formendo flessibilita al controllo dei parametri di loop con due meccanismi separati: “the proportional voltage and storage cells”. Questa tesi descrive un nuovo approccio del Semi-Digital PLL che utilizza lo stesso meccanismo di controllo in una architettura differente. Il PLL LB implementato include una storage cell accompagnata da un counter per inseguire il riferimento digitale cosi come una tensione proporzionale che assicura il damping della stabilita’ del loop. Due progetti simili in architettura ma differenti nella implementazione, sono per dimostrati: il primo per pilotare un interpolatore per aiutare l´implementazione del fractional tuning ed il secondo per la caratterizzazione dei parametri del loop.