Low-Noise, Low-Power Front-End ASICs for High-Resolution X-ray Spectroscopy and Imaging in Space with Silicon Drift Detectors

The work presented here has been made within a scientific collaboration between Politecnico di Milano, University of Pavia, INFN-Trieste, INFN-IASF Bologna and INAF-IASF Rome, related to the assessment phase of LOFT mission. The LOFT mission (Large Observatory For X-ray Timing) is one of the four cosmic missions selected by European Space Agency (ESA) as a medium class space mission for high resolution X-ray observation of the compact objects and ultra-dense matters in the space. Within the collaboration, the task of Politecnico di Milano is the design and experimental characterization of the Front-End Electronic (FEE) circuit, named VEGA, for the readout ASIC of LOFT Large Area Detector. This doctoral thesis is focused on the design, simulation and experimental characterization of the first prototype of VEGA: a low-noise, low-power Front-End Electronic (FEE) circuit for high resolution X-ray spectroscopy and imaging with the input photon energy range from 500 eV to 60 keV. The VEGA FEE is specifically optimized to readout signals from a large area monolithic Silicon Drift Detectors (SDDs) with an active area of about 76 cm2, the anode capacitance of about 350 fF and the anode leakage current from 0.7 pA to 10 pA (the LOFT LAD). The VEGA circuit is comprised by an analog, a mixed-signal and a logic circuit to accomplish all the required functionalities for high resolution X-ray spectroscopy as required by the LOFT mission. The analog chain includes a charge sensitive preamplifier followed by a first order semi-Gaussian shaper and a peak stretcher/sample and hold circuit. The mixed-signal section includes an amplitude and a peak discriminator circuits. The compact logic circuit is implemented in order to control the functionalities of the analog and the mixed-signal sections. Various functionalities are implemented in the VEGA ASIC including: 3-bit digitally selectable shaping time, 4-bit digitally selectable fine threshold, pile-up rejection, preamplifier disabling and discriminators disabling. The FEE circuit is designed and tested in single channel and 32 channels versions. The designed ADC-ready FEE circuit opens a new state of the art in the design of a low-noise, low-power FEEs for large area detectors application. The main characteristics of the VEGA ASIC can be summarized as: 1. Compact size: 200 µm × 500 µm, suitable for implementation with multi-anode Drift Detector. 2. Very low-noise: intrinsic ENC of about 12 electrons r.m.s. at 3.6 µs shaping time, equivalent to 104 eV FWHM on pulser line; this value is comparable with the lowest noise FEE ever designed 3. Very low-power consumption: 420 µW per channel, which is a factor of 4 lower than the lowest power consumption FEE for X-ray Drift Detectors ever published.

Il lavoro qui presentato è stato effettuato nell'ambito di una collaborazione scientifica tra il Politecnico di Milano , Università degli Studi di Pavia , INFN -Trieste , INFN - IASF Bologna e INAF - IASF di Roma , relativa alla fase di valutazione della missione LOFT . La missione LOFT (Large Observatory for X - ray Timing ) è uno dei quattro missioni cosmiche selezionati dall'Agenzia Spaziale Europea ( ESA) come una missione spaziale di media classe per alta risoluzione a raggi X osservazione degli oggetti compatti e le questioni ultra- densi in lo spazio . Nell'ambito della collaborazione , il compito del Politecnico di Milano è la progettazione e caratterizzazione sperimentale di front-end elettronico ( FEE ) circuito , denominato VEGA , per la lettura ASIC di LOFT Large Area Detector . Questa tesi di dottorato si concentra sulla progettazione , simulazione e caratterizzazione sperimentale del primo prototipo di VEGA : un basso rumore ea bassa potenza front-end elettronico ( FEE) circuito per la spettroscopia a raggi X ad alta risoluzione e immagini con l' immissione di energia del fotone gamma da 500 eV a 60 keV . La FEE VEGA è specificamente ottimizzato per leggere prima i segnali provenienti da una vasta area Silicon Drift Detectors monolitici ( OTD ) con un'area attiva di circa 76 cm2 , la capacità anodo di circa 350 FF e la corrente di dispersione anodo da 0,7 pA a 10 pA ( il LOFT LAD ) . Il circuito VEGA è costituito da un analogo , un segnale misto e un circuito logico per compiere tutte le funzionalità richieste per spettroscopia a raggi X ad alta risoluzione come richiesto dalla missione LOFT . La catena analogica comprende un preamplificatore di carica , seguito da un primo ordine shaper semi- gaussiano e un picco barella / campione e tenere circuito . La sezione a segnale misto comprende un'ampiezza ed un picco circuiti discriminatore . Il circuito logico compatto è implementato al fine di controllare le funzionalità del analogica e sezioni segnale misto . Diverse funzionalità sono implementate nel VEGA ASIC tra cui : tempo 3 -bit digitale selezionabile shaping , soglia di multa a 4 bit digitale selezionabile , il rifiuto pile- up , preamplificatore invalidante e discriminatori invalidanti . Il circuito FEE è stato progettato e testato in singolo canale e 32 versioni canali . Il circuito FEE ADC - ready disegnato apre un nuovo stato dell'arte nella progettazione di una bassa rumorosità , le tasse bassa potenza per l'area vasta di applicazione rivelatori. Le principali caratteristiche del Vega ASIC possono essere riassunti come : 1. Dimensioni compatte : 200 micron × 500 micron , adatto per l'implementazione multi- anodo Drift Detector . 2. Molto basso rumore : ENC intrinseco di circa 12 elettroni rms a 3,6 ms di tempo , equivalente a 104 eV FWHM on line pulsatore plasmare , questo valore è comparabile con la FEE rumore più basso mai realizzata 3. Bassissimo consumo di potenza : 420 μW per canale , che è un fattore di 4 inferiore al minore FEE consumo di energia per raggi X rivelatori a deriva mai pubblicati .