Sfoglia per Relatore
Una metodologia per l'identificazione dei punti critici in applicazioni hard real time
2009/2010 GUFFANTI, FRANCESCO MARIA FELICE GASTONE
Una metodologia per la stima di prestazioni di sistemi embedded basata su distribuzioni di probabilità
2009/2010 DE MARCO, LUCA
Modern high-level synthesis : improving productivity with a multi-level approach
2022/2023 Curzel, Serena
Pipelined architectures for HLS generated designs
2018/2019 POZZONI, LUCA EZIO
Precision vs. efficiency: a bit-level variable-length floating-point approach to neural network quantization
2022/2023 GHIELMETTI, NICOLÒ
Pthread implementation in PandA
2018/2019 BINETTI, RICCARDO
A system-on-chip platform for the protection of on-chip communications
2020/2021 TIBALDI, MATTIA
Trace-based automated logical debugging for high-level synthesis generated circuits
2015/2016 CASTELLANA, MICHELE
Trimming the bit : optimizing high-level synthesis of floating-point based descriptions by extending value range analysis
2018/2019 FIORITO, MICHELE
Universal number : analisi della complessità di una implementazione hardware
2016/2017 GUARINONI, DANIEL
Legenda icone accesso al fulltext
- File accessibili da tutti
- File accessibili dagli utenti autorizzati
- File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
- File non accessibili