FPGA devices are becoming ubiquitous in modern computing world, since they offer developers a good balance between performances and reconfigurability, but the different paradigm of Hardware Description Language makes it difficult for software developers to harness the full power of FPGA devices. High Level Synthesis allows to simplify this process, by enabling the developers to express their algorithms in a more familiar programming language like, for example, C, and leaving the translation of the program to a circuit to the HLS tool itself. This thesis introduces a new HLS methodology to support the synthesis of C code based on the pthread library. The proposed methodology makes it possible to express parallelism on an FPGA using a framework familiar to most software developers.

I dispositivi FPGA sono diventati onnipresenti nell'informatica moderna, dato il buon equilibrio tra performance e riconfigurabilità che offrono agli sviluppatori, ma le differenze di paradigma di programmazione degli HDL rendono difficile sfruttare a pieno il potenziale di questi dispositivi. La sintesi ad alto livello semplifica questo processo, permettendo ai programmatori di esprimere i loro algoritmi usando un linguaggio a loro più familiare come, ad esempio, C, e lasciando il compito della traduzione del programma in un circuito allo strumento di sintesi. Questa tesi introduce una nuova metodologia di sintesi ad alto livello per supportare la sintesi di codice C basato sulla libreria pthread. La metodologia proposta permette di esprimere il parallelismo di codice eseguito su un dispositivo FPGA utilizzando un framework familiare alla maggior parte degli sviluppatori di software.

Pthread implementation in PandA

BINETTI, RICCARDO
2018/2019

Abstract

FPGA devices are becoming ubiquitous in modern computing world, since they offer developers a good balance between performances and reconfigurability, but the different paradigm of Hardware Description Language makes it difficult for software developers to harness the full power of FPGA devices. High Level Synthesis allows to simplify this process, by enabling the developers to express their algorithms in a more familiar programming language like, for example, C, and leaving the translation of the program to a circuit to the HLS tool itself. This thesis introduces a new HLS methodology to support the synthesis of C code based on the pthread library. The proposed methodology makes it possible to express parallelism on an FPGA using a framework familiar to most software developers.
ING - Scuola di Ingegneria Industriale e dell'Informazione
6-giu-2020
2018/2019
I dispositivi FPGA sono diventati onnipresenti nell'informatica moderna, dato il buon equilibrio tra performance e riconfigurabilità che offrono agli sviluppatori, ma le differenze di paradigma di programmazione degli HDL rendono difficile sfruttare a pieno il potenziale di questi dispositivi. La sintesi ad alto livello semplifica questo processo, permettendo ai programmatori di esprimere i loro algoritmi usando un linguaggio a loro più familiare come, ad esempio, C, e lasciando il compito della traduzione del programma in un circuito allo strumento di sintesi. Questa tesi introduce una nuova metodologia di sintesi ad alto livello per supportare la sintesi di codice C basato sulla libreria pthread. La metodologia proposta permette di esprimere il parallelismo di codice eseguito su un dispositivo FPGA utilizzando un framework familiare alla maggior parte degli sviluppatori di software.
Tesi di laurea Magistrale
File allegati
File Dimensione Formato  
Tesi.pdf

non accessibile

Descrizione: Thesis text
Dimensione 488.47 kB
Formato Adobe PDF
488.47 kB Adobe PDF   Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/153997