The increased computational power required by modern large-scale comput- ing system is pushing the adoption of heterogeneous components into main- stream. While Graphics Processing Units are frequently adopted as core com- putational elements, FPGA based heterogeneous systems are being investigated and adopted due to their claimed superiority in power efficiency. However, the lack of proper approaches and methodologies to systematically push the perfor- mance of such devices are among the principal factors limiting the adoption of these devices into mainstream. In this paper, I investigate the adoption of Poly- hedral Analysis to extract data level parallelism from sequential code, defining a methodology for High Level Synthesis aimed at FPGA based system. I show how our approach systematically produces speedups proportional to the amount of data level parallelism available in the input programs.

La sempre più elevata richiesta di capacità computazionali richieste dai mo- derni sistemi di elaborazione su larga scala sta rendendo sempre attuale e pres- sante la esigenza di introdurre soluzioni eterogenee. se da un lato è ormai conso- lidato l’uso di GPU come elementi fondamentali del calcolo numerico, dall’altro vi è un sempre più crescente interesse verso sistemi basati su FPGA, e ciò è do- vuto soprattuto alla loro intrinseca efficenza energetica. Uno dei principali limiti che ne stanno limitando una adozione ancora più massiccia, è la mancanza di approcci teorici, metodologici e sistematici. Nel presente lavoro rivolgerò grande attenzione all’adozione delle Analisi Poliedrale allo scopo di estrarre il paral- lelismo a livello dati dal codice sequenziale costituente gli algoritmi di calcolo parallelo presi in esame. Verrà evidenziata una metodologia per la Sintesi ad Al- to Livello rivolta ai sistemi basati su FPGA. Mostrerò come l’approccio proposto produca sistematicamente notevoli aumenti di velocità di calcolo, aumenti pro- porzionali al livello di parallelismo delle strutture dati ricavabile dai programmi di calcolo sottoposti in ingresso.

Explicitly isolating data and computation in high level synthesis : the role of polyhedral framework

PALLOTTA, GABRIELE
2013/2014

Abstract

The increased computational power required by modern large-scale comput- ing system is pushing the adoption of heterogeneous components into main- stream. While Graphics Processing Units are frequently adopted as core com- putational elements, FPGA based heterogeneous systems are being investigated and adopted due to their claimed superiority in power efficiency. However, the lack of proper approaches and methodologies to systematically push the perfor- mance of such devices are among the principal factors limiting the adoption of these devices into mainstream. In this paper, I investigate the adoption of Poly- hedral Analysis to extract data level parallelism from sequential code, defining a methodology for High Level Synthesis aimed at FPGA based system. I show how our approach systematically produces speedups proportional to the amount of data level parallelism available in the input programs.
CATTANEO, RICCARDO
ING - Scuola di Ingegneria Industriale e dell'Informazione
18-dic-2014
2013/2014
La sempre più elevata richiesta di capacità computazionali richieste dai mo- derni sistemi di elaborazione su larga scala sta rendendo sempre attuale e pres- sante la esigenza di introdurre soluzioni eterogenee. se da un lato è ormai conso- lidato l’uso di GPU come elementi fondamentali del calcolo numerico, dall’altro vi è un sempre più crescente interesse verso sistemi basati su FPGA, e ciò è do- vuto soprattuto alla loro intrinseca efficenza energetica. Uno dei principali limiti che ne stanno limitando una adozione ancora più massiccia, è la mancanza di approcci teorici, metodologici e sistematici. Nel presente lavoro rivolgerò grande attenzione all’adozione delle Analisi Poliedrale allo scopo di estrarre il paral- lelismo a livello dati dal codice sequenziale costituente gli algoritmi di calcolo parallelo presi in esame. Verrà evidenziata una metodologia per la Sintesi ad Al- to Livello rivolta ai sistemi basati su FPGA. Mostrerò come l’approccio proposto produca sistematicamente notevoli aumenti di velocità di calcolo, aumenti pro- porzionali al livello di parallelismo delle strutture dati ricavabile dai programmi di calcolo sottoposti in ingresso.
Tesi di laurea Magistrale
File allegati
File Dimensione Formato  
thesis.pdf

accessibile in internet per tutti

Descrizione: Final Thesis text
Dimensione 1.31 MB
Formato Adobe PDF
1.31 MB Adobe PDF Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/102003