Variability, endurance and novel applications of resistive switching devices

In recent years there has been a huge increase in the storage capacity of integrated memories, still the technological solutions remained almost the same. The continuous demand of new portable, low-cost, low-power devices has forced a huge effort in R&D pushing the limits of the current technology. Flash memory, representing the main stream memory technology and experienced an impressive development, that has led this technology to a 16 nm node and to the implementation of 3D architectures. As we approach the scaling limit imposed by physics to Flash technology, the research is making more and more efforts towards the development of new devices that are able to combine the characteristics of Flash technology with the performances of faster memories, overcoming the scaling limits that will soon afflict the floating gate devices. At the same time, it is emerging the need of a new family of memory, called storage class memory, that combines the benefits of a solid-state memory, like high speed and robustness and the archival capabilities and low cost of conventional HDD. Among many competitors, oxide based resistive switching memories represent a strong candidate for next generation solid state non-volatile memory technology. In particular, the extreme ease of fabrication, the low power and energy consumption and the high write/erase speed suggest that this technology may became a valid alternative to Flash memories and an optimal choice for storage class memory. This Doctoral Dissertation will be focused on Hafnium Oxide-based Resistiveswitching Random Access Memory (RRAM). The work describes working principles, physical/numerical modeling, reliability issues and innovative applications. Experimental characterization has been a crucial step in this task, being the starting point of physical understanding and thus modeling. The first Chapter will briefly describe the non-volatile memory scenario, explaining the Flash technology basics showing its limits and presenting several new solutions. A first introduction on RRAM technology will be discussed, presenting the basic working principle, the array architecture and the scaling perspectives. The second Chapter will briefly present the different devices studied and will give a deep insight into the switching mechanism. After the description of the bipolar program operations, we will focus on a new switching characteristic, discussing the physics mechanism and a possible application for increase the memory density. The third chapter will focus on program variability, the cycle-to-cycle fluctuation of the set state resistance. Starting from the experimental results obtained under DC condition we will present an analytical model and a Monte Carlo model capable of describe variability and its dependence on programming current. The fourth Chapter will focus on switching in pulsed regime. In particular will be described the dependence of program variability and endurance on pulse-amplitude and pulse-width. For the the endurance will be presented an Arrhenius model, capable of account for the dependence on the pulse-amplitude and pulse-width. The fifth Chapter will focus on the random telegraph noise (RTN) affecting low resistance states. Starting from a detailed electrical characterization, we will present a physics based numerical model that can describe the dependence of the RTN switchingrates and the RTN switching-amplitude on the applied voltage and temperature. We will demonstrate that the key parameter is the local temperature and the voltage impact the switching frequency, through the Joule heating. The sixth Chapter will focus on a completely different aspects of resistive-switching memory, a innovative logic based on RRAM. We will introduce the fundamental logic gates, like AND, IMP, OR and NOT, all logic functions are enabled by the conditional switching in serially-connected RRAM. We will focus also on the logic circuits and on different crossbar architectures. Finally a 1-bit full adder will be demonstrate by simulations and experiments.

Negli ultimi anni c'è stato un incredibile aumento delle capacità di immagazzinamento di dati, nonostante le soluzioni tecnologiche siano rimaste pressoché invariate. La continua domanda di nuovi dispositivi portatili, a basso costo e a basso consumo energetico ha portato un grande sforzo da parte delle ricerca e sviluppo spingendo sempre più avanti i limiti della tecnologia. La memoria Flash, che rappresenta la tecnologia leader per le quanto riguarda le memorie a stato solido, hanno registrato un impressionante sviluppo trovandosi, al momento in cui si sta scrivendo, al nodo 16 nm e alla realizzazione di architetture 3D. La previsione del raggiungimento dei limiti intrinseci di scalabilità delle memorie Flash è da stimolo per una vasta attività di ricerca verso tecnologie di memoria completamente nuove. Allo stesso tempo, sta emergendo la necessità di una nuova famiglia di memoria, chiamato storage class memory, che unisce i vantaggi di una memoria a stato solido, come l'alta velocità e la robustezza, e la capacità di archiviazione e il basso costo, tipici dei convenzionali hard disk. Tra i molti concorrenti, le memorie basate sullo switching resistivo in ossidi metallici sono un ottimo candidato per le prossime memorie a stato solido. In particolare, l'estrema facilità di fabbricazione, il basso consumo di potenza e di energia e l'elevata velocità di scrittura e cancellazione suggeriscono che questa tecnologia possa diventare una valida alternativa alle memorie Flash e una ottima scelta per lo storage class memory. Questa tesi di dottorato sarà focalizzata su memorie a switching resistivo (Random Access Memory RRAM) basate sull'ossido di afnio. Il lavoro descrive i principi di lavoro, presenta della modellistica fisica e numerica, affronta problemi di affidabilità e introduce nuove applicazioni. La caratterizzazione sperimentale caratterizzazione è stato un passo fondamentale in questa attività, essendo il punto di partenza per la comprensione fisica e quindi il modeling. Il primo capitolo descrive brevemente lo scenario delle memorie non volatili, spiega le nozioni di base della tecnologia Flash, ne mostra i limiti e presenta diverse nuove soluzioni. Verrà quindi introdotta la tecnologia RRAM, discutendone i principi di funzionamento, l'implementazione 3D e le prospettive di scaling. Il secondo capitolo presenterà brevemente i vari dispositivi studiati e affronterà i meccanismi di switching resistivo. Dopo la descrizione dello switching bipolare, l'attenzione sarà focalizzata su un nuovo tipo di switching, , discutendo il principio fisico e le possibili applicazioni al fine di aumentare la densità di memoria. Il terzo capitolo sarà focalizzato sulla variabilità di programmazione, vale a dire la fluttuazione da ciclo a ciclo della resistenza dello stato programmato. Partendo dai risultati sperimentali, ottenuti in un regime quasi statico, presenteremo un modello analitico e un modello Monte Carlo in grado di descrivere la variabilità e la sua dipendenza dalla corrente di programmazione. Il quarto capitolo sarà focalizzato sullo switching in regime impulsato. In particolare verrà affrontata la dipendenza della variabilità di programmazione e della ciclatura dall'ampiezza e dalla durata degli impulsi di programmazione. Per la ciclatura sarà presentato un modello Arrhenius capace di descriverne la dipendenza dalla ampiezza e durata degli impulsi. Il quinto capitolo sarà focalizzato sul rumore telegrafico (RTN) di cui è affetto lo stato basso resistivo. Partendo da una dettagliata caratterizzazione elettrica, presenteremo un modello numerico che è in grado di descrivere la dipendenza della frequenza e dell'ampiezza del rumore dalla tensione applicata e dalla temperatura. Verrà dimostrato che il parametro chiave è la temperatura locale e che la tensione impatta impatta il rumore in quanto causa un riscaldamento dovuto all'effetto Joule. Il sesto capitolo sarà focalizzato su un aspetto completamente diverso da quanto visto fino ad ora, ovvero su un innovativa logica basata su memorie RRAM. Verranno introdotte le porte logiche fondamentali, AND, IMP, OR e NOT, tutte implementate con memorie RRAM. Saranno analizzati gli aspetti legati all'architettura e ai circuiti logici. Infine verrà dimostrato tramite simulazione e esperimenti un sommatore a 1 bit.