Biblioteche e Archivi
POLITesi - Archivio digitale delle tesi di laurea e di dottorato

Performance Analysis and Hardware Implementation of Discrete Fractional Fourier Transform (DFrFT) and Fast Fourier Transform (FFT) based Orthogonal Frequency Division Multiplexing (OFDM) System in presence of Carrier Frequency Offset (CFO) and Symbol Timing Offset (STO) in terms of Symbol Error Rate (SER, performance parameter) are investigated in this Thesis. In this Thesis, the SER analysis has been done for FFT -based OFDM system in presence of CFO and STO and for FrFT -based OFDM system in presence of CFO. The expressions of SER in the presence of CFO and STO are derived for FFT -based OFDM system in additive white Gaussian noise (AWGN), flat fading Rayleigh channel and frequency selective fading Rayleigh channel for BPSK and QPSK modulation schemes. Further, the expression of SER in the presence of CFO has been derived for Fractional Fourier Transform (FrFT) -based OFDM system in AWGN, Flat fading Rayleigh channel and frequency selective fading Rayleigh channel for BPSK and QPSK modulation schemes. Enumerative results of each SER expression are given and verified by comparing them to simulated results. In this Thesis, SER expressions in presence of CFO and STO have been derived first time for QPSK in AWGN, flat fading Rayleigh channel and frequency selective fading Rayleigh channel for FFT -based OFDM system. Also the expression of SER in the presence of CFO has been derived first time for FrFT -based OFDM system in AWGN, Flat fading Rayleigh channel and frequency selective fading Rayleigh channel for BPSK and QPSK modulation schemes. Second part of thesis concerns with hardware implementation using MATLAB and Simulink. First in this the real-time Simulink model of proposed FrFT -based OFDM system in presence of CFO and STO is prepared. After IFrFT/FrFT kernel is converted to fixed point design using the fixed point tool of MATLAB and then the HDL coder tool follow for generating the VHDL and Verilog code using the Zed-board (zynq-7000) and also performing logic synthesis. Finally, the HDL verifier tool is used for FPGA-in-loop both transmitter and receiver blocks respectively. In this work hardware implementation of FrFT -based OFDM in frequency selective fading channel is proposed for the first time. Our proposed FrFT -based OFDM model improves SER by large extent as compared to FFT -based OFDM system with different modulation schemes and also different channel environments. Software used for the analytical and simulated verification is “MATLAB R2014a/2015a. Using this software, all the SER expressions were plotted and analytical results were perfectly matched with simulated results. For the hardware implementation used Xilinx board Zynq®-7000 (xc7z020) with MATLAB 2015a including Xilinx support package. In this thesis, the comparative results between FrFT -based OFDM and FFT -based OFDM systems are shown. Through the analysis of results, it is found that in AWGN, flat fading channel and frequency selective fading channel the performance (in terms of SER) of FrFT -based OFDM system has been improved than FFT -based OFDM system. This whole Thesis consists of five chapters in which chapter 1 organised as: origin of OFDM along with Thesis Objective and Contribution are addressed, after that motivation, advantages/ disadvantages and applications. Chapter 2 is organised as: historical development of OFDM system along with literature survey on performance analysis of FFT -based OFDM system, and discussion of system model in presence of CFO and STO with mathematical formulation of transmitter, channel and receiver. The exact closed form BER and SER expressions for FFT -based OFDM systems with CFO and STO are analysed. Numerical results are given to verify the accuracy of the derivations. The chapter is concluded by giving some final remarks. Chapter 3 is organised as: literature survey on performance analysis of FrFT -based OFDM system in presence of CFO. The exact closed form BER and SER expressions for FrFT -based OFDM systems with CFO are analysed for BPSK and QPSK modulation schemes AWGN, frequency flat Rayleigh fading channel and frequency selective Rayleigh fading channel. Numerical results are given to verify the accuracy of the derivations. The chapter is concluded by giving some final remarks. Chapter 4 is organised in three sections: first discusses about the fixed point design and historical development of cordic theory. After that, by using the “HDL coder” the HDL code is generated and also optimize the code through the HDL workflow Advisor. Finally, FPGA in the Loop co-simulation is run with the Xilinx ZYNQ SoC FPGA by using the HDL Verifier Toolbox, for Verification of HDL code by putting in FPGA-in-LOOP. Lastly, chapter 5 will conclude the report and tells us about further scope of this work.

In questo lavoro di tesi si considera l’analisi delle prestazioni e l’implementazione hardware di sistemi di modulazione con multiplazione di frequenza a portanti ortogonali (OFDM) basati sull’impiego della trasformata discreta frazionaria di Fourier (DFrFT) e della trasformata discreta di Fourier veloce (FFT). Nello studio si considera il tasso di errore sul simbolo (SER) e quello sul bit (BER) in presenza di scostamenti della fase di campionamento (STO) e/o della frequenza della portante (CFO). In particolare, l'analisi del tasso d’errore per l’OFDM basato su FFT è fatto per il caso in cui è presente sia CFO che STO mentre per l’OFDM basato su FrFT si considera la sola presenza di CFO. Le espressioni di SER sono state ottenute per il canale con rumore additivo gaussiano bianco (AWGN) e per canale con affievolimento di Rayleigh selettivo e non selettivo in frequenza per schemi di modulazione BPSK e QPSK. I risultati numerici ottenuti per ogni espressione di SER sono verificati mediante confronto con i risultati ottenuti per simulazione. Le espressioni in forma chiusa per il SER in presenza di CFO e STO sono state derivate prima volta nel caso di QPSK per canale AWGN e di canale con affievolimento di Rayleigh sia selettivo che non selettivo in frequenza per il sistema OFDM basato su FFT. Anche nel caso di FrFT l'espressione di SER in presenza di CFO sono state derivate prima volta nel caso di modulazione BPSK e QPSK per canale AWGN e di canale con affievolimento di Rayleigh sia selettivo che non selettivo in frequenza. La seconda parte del lavoro di tesi riguarda l’implementazione hardware mediante l’utilizzo di MATLAB e Simulink. In tale sviluppo si considera dapprima la costruzione del modello Simulink per la simulazione in tempo reale del sistema OFDM basato su FrFT in presenza di CFO e STO. Successivamente il kernel IFrFT/FrFT è convertito in rappresentazione in virgola fissa utilizzando il Fixed Point Tool di MATLAB e, successivamente, l’HDL Coder Tool viene impiegato per generare il codice VHDL e Verilog da trasferire sulla scheda ZedBoard (zynq-7000) e per la sintesi di logica. Infine, viene utilizzato lo strumento HDL Verifier per la co-simulazione FPGA-in-loop sia del trasmettitore che del ricevitore. In questo ambito l’implementazione hardware del sistema FrFT-OFDM è stato affrontato per la prima volta. E’ importante osservare che un sistema OFDM basato sull’impiego della FrFT migliora sensibilmente il rispetto a quello basato su FFT con schemi di modulazione diversi e anche ambienti di canale diverso. Il software utilizzato per la verifica analitica e simulata è MATLAB R2014a/2015a. Mediante tale software tutte le espressioni di SER analitiche sono state verificate mostrando un’aderenza perfetta con risultati ottenuti dalla simulazione. Nell'implementazione si è utilizzato l’hardware Xilinx Zynq®-7000 (xc7z020) e i relativi supporti di Xilinx in MATLAB 2015a. L’intero lavoro di tesi si compone di cinque capitoli organizzati come segue: Capitolo 1: origini del sistema OFDM, obiettivi del lavoro di tesi e contributi originali; Capitolo 2: evoluzione storica del sistema OFDM con indagine bibliografica relativa all'analisi delle prestazioni di sistemi OFDM basati su FFT e introduzione del modello del sistema in presenza di CFO e STO. Derivazione in forma chiusa delle espressioni di BER e SER per sistemi OFDM basati su FFT in presenza di CFO e STO. Presentazione di risultati numerici per verificare l'esattezza delle derivazioni matematiche. Capitolo 3: analisi bibliografica dei metodi impiegati per l'analisi delle prestazioni di sistemi OFDM basati su FrFT in presenza di CFO. Derivazione in forma chiusa delle espressioni matematiche per il calcolo del BER e del SER in presenza di CFO per modulazioni BPSK e QPSK su canali AWGN e soggetti ad affievolimento di Rayleigh selettivi e non selettivi in frequenza. Confronto tra risultati analitici e simulativi. Il capitolo è concluso dando alcune osservazioni finali. Capitolo 4, organizzato in tre sezioni: in primo luogo si discute il progetto in virgola fissa design e lo sviluppo storico della teoria CORDIC. Successivamente, utilizzando l’HDL Coder si genera e ottimizza il codice HDL. Infine, si illustra come è stata realizzata la cosimulazione FPGA-in-Loop con FPGA Xilinx ZYNQ SoC mediante il tool HDL Verifier. Capitolo 5: si illustreranno le conclusioni e i possibili sviluppi futuri di questo lavoro.

Pperformance analysis and hardware implementation of FrFT/FFT based OFDM system

KUMAR, ATUL
2014/2015

Abstract

Performance Analysis and Hardware Implementation of Discrete Fractional Fourier Transform (DFrFT) and Fast Fourier Transform (FFT) based Orthogonal Frequency Division Multiplexing (OFDM) System in presence of Carrier Frequency Offset (CFO) and Symbol Timing Offset (STO) in terms of Symbol Error Rate (SER, performance parameter) are investigated in this Thesis. In this Thesis, the SER analysis has been done for FFT -based OFDM system in presence of CFO and STO and for FrFT -based OFDM system in presence of CFO. The expressions of SER in the presence of CFO and STO are derived for FFT -based OFDM system in additive white Gaussian noise (AWGN), flat fading Rayleigh channel and frequency selective fading Rayleigh channel for BPSK and QPSK modulation schemes. Further, the expression of SER in the presence of CFO has been derived for Fractional Fourier Transform (FrFT) -based OFDM system in AWGN, Flat fading Rayleigh channel and frequency selective fading Rayleigh channel for BPSK and QPSK modulation schemes. Enumerative results of each SER expression are given and verified by comparing them to simulated results. In this Thesis, SER expressions in presence of CFO and STO have been derived first time for QPSK in AWGN, flat fading Rayleigh channel and frequency selective fading Rayleigh channel for FFT -based OFDM system. Also the expression of SER in the presence of CFO has been derived first time for FrFT -based OFDM system in AWGN, Flat fading Rayleigh channel and frequency selective fading Rayleigh channel for BPSK and QPSK modulation schemes. Second part of thesis concerns with hardware implementation using MATLAB and Simulink. First in this the real-time Simulink model of proposed FrFT -based OFDM system in presence of CFO and STO is prepared. After IFrFT/FrFT kernel is converted to fixed point design using the fixed point tool of MATLAB and then the HDL coder tool follow for generating the VHDL and Verilog code using the Zed-board (zynq-7000) and also performing logic synthesis. Finally, the HDL verifier tool is used for FPGA-in-loop both transmitter and receiver blocks respectively. In this work hardware implementation of FrFT -based OFDM in frequency selective fading channel is proposed for the first time. Our proposed FrFT -based OFDM model improves SER by large extent as compared to FFT -based OFDM system with different modulation schemes and also different channel environments. Software used for the analytical and simulated verification is “MATLAB R2014a/2015a. Using this software, all the SER expressions were plotted and analytical results were perfectly matched with simulated results. For the hardware implementation used Xilinx board Zynq®-7000 (xc7z020) with MATLAB 2015a including Xilinx support package. In this thesis, the comparative results between FrFT -based OFDM and FFT -based OFDM systems are shown. Through the analysis of results, it is found that in AWGN, flat fading channel and frequency selective fading channel the performance (in terms of SER) of FrFT -based OFDM system has been improved than FFT -based OFDM system. This whole Thesis consists of five chapters in which chapter 1 organised as: origin of OFDM along with Thesis Objective and Contribution are addressed, after that motivation, advantages/ disadvantages and applications. Chapter 2 is organised as: historical development of OFDM system along with literature survey on performance analysis of FFT -based OFDM system, and discussion of system model in presence of CFO and STO with mathematical formulation of transmitter, channel and receiver. The exact closed form BER and SER expressions for FFT -based OFDM systems with CFO and STO are analysed. Numerical results are given to verify the accuracy of the derivations. The chapter is concluded by giving some final remarks. Chapter 3 is organised as: literature survey on performance analysis of FrFT -based OFDM system in presence of CFO. The exact closed form BER and SER expressions for FrFT -based OFDM systems with CFO are analysed for BPSK and QPSK modulation schemes AWGN, frequency flat Rayleigh fading channel and frequency selective Rayleigh fading channel. Numerical results are given to verify the accuracy of the derivations. The chapter is concluded by giving some final remarks. Chapter 4 is organised in three sections: first discusses about the fixed point design and historical development of cordic theory. After that, by using the “HDL coder” the HDL code is generated and also optimize the code through the HDL workflow Advisor. Finally, FPGA in the Loop co-simulation is run with the Xilinx ZYNQ SoC FPGA by using the HDL Verifier Toolbox, for Verification of HDL code by putting in FPGA-in-LOOP. Lastly, chapter 5 will conclude the report and tells us about further scope of this work.
OLIVIERI, STEFANO
ING - Scuola di Ingegneria Industriale e dell'Informazione
30-set-2015
2014/2015
In questo lavoro di tesi si considera l’analisi delle prestazioni e l’implementazione hardware di sistemi di modulazione con multiplazione di frequenza a portanti ortogonali (OFDM) basati sull’impiego della trasformata discreta frazionaria di Fourier (DFrFT) e della trasformata discreta di Fourier veloce (FFT). Nello studio si considera il tasso di errore sul simbolo (SER) e quello sul bit (BER) in presenza di scostamenti della fase di campionamento (STO) e/o della frequenza della portante (CFO). In particolare, l'analisi del tasso d’errore per l’OFDM basato su FFT è fatto per il caso in cui è presente sia CFO che STO mentre per l’OFDM basato su FrFT si considera la sola presenza di CFO. Le espressioni di SER sono state ottenute per il canale con rumore additivo gaussiano bianco (AWGN) e per canale con affievolimento di Rayleigh selettivo e non selettivo in frequenza per schemi di modulazione BPSK e QPSK. I risultati numerici ottenuti per ogni espressione di SER sono verificati mediante confronto con i risultati ottenuti per simulazione. Le espressioni in forma chiusa per il SER in presenza di CFO e STO sono state derivate prima volta nel caso di QPSK per canale AWGN e di canale con affievolimento di Rayleigh sia selettivo che non selettivo in frequenza per il sistema OFDM basato su FFT. Anche nel caso di FrFT l'espressione di SER in presenza di CFO sono state derivate prima volta nel caso di modulazione BPSK e QPSK per canale AWGN e di canale con affievolimento di Rayleigh sia selettivo che non selettivo in frequenza. La seconda parte del lavoro di tesi riguarda l’implementazione hardware mediante l’utilizzo di MATLAB e Simulink. In tale sviluppo si considera dapprima la costruzione del modello Simulink per la simulazione in tempo reale del sistema OFDM basato su FrFT in presenza di CFO e STO. Successivamente il kernel IFrFT/FrFT è convertito in rappresentazione in virgola fissa utilizzando il Fixed Point Tool di MATLAB e, successivamente, l’HDL Coder Tool viene impiegato per generare il codice VHDL e Verilog da trasferire sulla scheda ZedBoard (zynq-7000) e per la sintesi di logica. Infine, viene utilizzato lo strumento HDL Verifier per la co-simulazione FPGA-in-loop sia del trasmettitore che del ricevitore. In questo ambito l’implementazione hardware del sistema FrFT-OFDM è stato affrontato per la prima volta. E’ importante osservare che un sistema OFDM basato sull’impiego della FrFT migliora sensibilmente il rispetto a quello basato su FFT con schemi di modulazione diversi e anche ambienti di canale diverso. Il software utilizzato per la verifica analitica e simulata è MATLAB R2014a/2015a. Mediante tale software tutte le espressioni di SER analitiche sono state verificate mostrando un’aderenza perfetta con risultati ottenuti dalla simulazione. Nell'implementazione si è utilizzato l’hardware Xilinx Zynq®-7000 (xc7z020) e i relativi supporti di Xilinx in MATLAB 2015a. L’intero lavoro di tesi si compone di cinque capitoli organizzati come segue: Capitolo 1: origini del sistema OFDM, obiettivi del lavoro di tesi e contributi originali; Capitolo 2: evoluzione storica del sistema OFDM con indagine bibliografica relativa all'analisi delle prestazioni di sistemi OFDM basati su FFT e introduzione del modello del sistema in presenza di CFO e STO. Derivazione in forma chiusa delle espressioni di BER e SER per sistemi OFDM basati su FFT in presenza di CFO e STO. Presentazione di risultati numerici per verificare l'esattezza delle derivazioni matematiche. Capitolo 3: analisi bibliografica dei metodi impiegati per l'analisi delle prestazioni di sistemi OFDM basati su FrFT in presenza di CFO. Derivazione in forma chiusa delle espressioni matematiche per il calcolo del BER e del SER in presenza di CFO per modulazioni BPSK e QPSK su canali AWGN e soggetti ad affievolimento di Rayleigh selettivi e non selettivi in frequenza. Confronto tra risultati analitici e simulativi. Il capitolo è concluso dando alcune osservazioni finali. Capitolo 4, organizzato in tre sezioni: in primo luogo si discute il progetto in virgola fissa design e lo sviluppo storico della teoria CORDIC. Successivamente, utilizzando l’HDL Coder si genera e ottimizza il codice HDL. Infine, si illustra come è stata realizzata la cosimulazione FPGA-in-Loop con FPGA Xilinx ZYNQ SoC mediante il tool HDL Verifier. Capitolo 5: si illustreranno le conclusioni e i possibili sviluppi futuri di questo lavoro.
Tesi di laurea Magistrale
Tesi di laurea Magistrale
File allegati
File Dimensione Formato  
M.Sc.Thesis on PERFORMANCE ANALYSIS AND HARDWARE IMPLEMENTATION OF FrFT:FFT -BASED OFDM SYSTEM.pdf

Open Access dal 12/09/2016

Descrizione: M.Sc.Thesis on PERFORMANCE ANALYSIS AND HARDWARE IMPLEMENTATION OF FrFT/FFT -BASED OFDM SYSTEM
Dimensione 10.72 MB
Formato Adobe PDF
Visualizza/Apri
10.72 MB Adobe PDF Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/112441