Analisi e progetto di un oscillatore LC ad alta efficienza a 3.6 GHz in CMOS 65 nm per terminali GSM

Among other mobile communication standards, the GSM still requires the most stringent phase noise mask for the local oscillator, that typically dissipates large power. This thesis faces the problem of energy efficiency of CMOS LC oscillators and proposes an innovative theoretical approach, which takes into account a few second-order effects, so far neglected in the scientific literature. A comparison among different topologies is also presented which shows the superiority of the class-B oscillator with complementary transconductor and double common-mode resonator. This analysis is verified in a 3.6-GHz digitally controlled oscillator, designed in an existing 65~nm CMOS technology, up to the layout level. This oscillator reaches a maximum phase noise of -159~dBc/Hz at 20~MHz offset from the carrier, with a power consumption of 4.5 mW (FoM = 199 dB) and 21.8% of tuning range in post-layout simulations.

Il GSM tra gli standard di comunicazione radiomobili richiede ancora oggi i requisiti più stringenti di rumore di fase per l’oscillatore locale. Ciò determina una significativa dissipazione energetica di tale blocco. In questa tesi, si affronta il problema dell'efficienza energetica di oscillatori LC in CMOS, proponendo una nuova analisi teorica, che considera gli effetti di secondo ordine finora trascurati in letteratura ed un confronto tra varie topologie, che dimostra l'assoluta superiorità della topologia di oscillatore in classe B a transconduttore complementare con due oscillatori di modo comune. Tale analisi è verificata in un oscillatore a controllo digitale, operante a 3.6 GHz, progettato fino a livello di layout in un processo CMOS 65 nm, che raggiunge un rumore di -159 dBc/Hz a 20 MHz di offset dalla portante con soli 4.5 mW di consumo (FoM = 199 dB) e 21.8% di tuning range in simulazioni post-layout.