A 30GHz DCO in all digital PLL for 5G in 65nm CMOS

This thesis presents a 28~31GHz digitally controlled oscillator (DCO) using switchable current sources to do amplitude control for low phase noise along the whole tuning range, for 5G communications. The tank and tail filter inductors are customized for minimizing the parasitics, which come from the interconnections with switched capacitor banks. The proposed DCO has been designed in 65nm CMOS technology achieving a phase noise at 1MHz of -110dBc/Hz, while consuming 15mW. The figure-of-merit (FoM) is 188.5dBc/Hz, which is at par with the state-of-the-art of mm-wave DCOs.

Questa tesi presenta un oscillatore a controllo digitale (DCO) a 28~31 GHz che utilizza sorgenti di corrente commutabili per eseguire il controllo di ampiezza per un basso rumore di fase sull'intero intervallo di sintonizzazione, per comunicazioni 5G. Gli induttori di risonanza e del filtro di sorgente sono progettati per ridurre al minimo i parassiti, che provengono dalle interconnessioni con i banchi di condensatori commutati. Il DCO qui proposto è stato progettato con tecnologia CMOS a 65nm ottenendo un rumore di fase a 1MHz di -110dBc/Hz, consumando 15mW. La figura di merito (FoM) è 188.5dBc/Hz, che è alla pari con lo stato dell'arte dei DCO ad onda millimetrica.