NAND Flash technology is nowadays one of the most implemented solutions for highly-performing non-volatile memories. The continuous development of its scaling processes brought the characteristic cell feature size (F) to values around 15 nm. This dimension reduction allowed to obtain excellent storage densities, while keeping a low cost-per-bit ratio, and high read/write performances, overcoming the efficiency offered by other technologies, such as magnetic hard-disk drives. The dimension reduction of the arrays led to different stability issues, becoming harder to control the more F was reduced, making the technological growth difficult to be carried on. In order to overcome these issues, a new approach was taken and the array structure was changed. The third dimension was employed and 3D NAND Flash arrays were developed, allowing greater storage densities while using a big enough feature size to overcome the mentioned problems. The new processes involved in the manufacturing of 3D NAND Flash employ the deposition of the semiconductor material, resulting in a polycrystalline channel. Reliability represents the most stringent constraint to the technology development in both planar and 3D arrays, and must be carefully checked. To this aim, accelerated tests are usually carried out, in which the phenomenon under analysis is speeded up by application of voltages or temperatures higher than usual. Results are then extrapolated to normal operating conditions using appropriate relations. For the case of temperature acceleration, an Arrhenius-like relation is often found, controlled by an activation energy. The analysis of the temperature dependence of the device characteristics in both planar and 3D devices becomes then of primary importance to understand the extrapolation process. This is the purpose of this thesis work along with the study of the Meyer-Neldel rule, an empirical law, usually found in amorphous and polycristalline materials, which links the activation energy and the prefactor of thermally-activated conduction processes. Chapter 1 gives an overview of NAND Flash technology, explaining the schematic layout of the memory array and the performance of the main operations, followed by the presentation of the scaling trends and the above mentioned issues that took the technology to 3D structures. The basic structure of different 3D NAND Flash strings is given along with the new issues brought by the implementation of this technology. Chapter 2 describes the known temperature dependences of monocrystalline and polycrystalline devices with models taken from the literature. Emphasis is given on the variations brought by the presence of trap states. At the end of the chapter different proposed explanations of the Meyer-Neldel rule are presented along with a Meyer-Neldel analysis performed on a TFT. Such analysis will set the guidelines for the analyses of the following chapters. Chapter 3 has the main scope of verify the biunivocal relation that is often given between the Meyer-Neldel rule and trap states. This investigation is made by the means of simulations of monocrystalline devices, a nanowire MOSFET and a long-channel planar MOSFET without any kind of trap states. The results of the simulations are then analyzed with the aid of MATLAB. The analysis starts from the understanding of the electrostatic of the devices and employs Arrhenius plots of the current and the charge from which activation energies and prefactors are extracted. The obtained results are compared with experimental results and analytical models from the literature. Chapter 4 presents the results of simulations with trap states of the same nanowire device presented in Chapter 3 along with the analysis of the Meyer-Neldel rule. The analysis is again based on the understanding of the underlying physical processes such as the occupation of the trap states and it employs again Arrhenius plots for the extraction of activation energies and prefactors. Throughout the chapter the obtained results are compared with the ones of the previous chapter, highlighting the role of the trap states.

La tecnologia NAND Flash è ad oggi una delle soluzioni più adottate per memorie non volatili ad alte prestazioni. Il continuo sviluppo dei processi di scaling ha portato la feature size (F) della singola cella a valori intorno ai 15 nm. Questa riduzione delle dimensioni ha permesso di ottenere un’ottima densità di archiviazione, mantenendo un basso costo per bit, e alte prestazioni di lettura/scrittura, superando l’efficienza di altre tecnologie, come gli hard disk magnetici. La riduzione delle dimensioni degli array ha portato a diversi problemi di stabilità, che diventano più difficili da controllare al decrescere di F, rendendo sempre più complesso lo sviluppo della tecnologia. Per superare questi problemi, è stato adottato un nuovo approccio e la struttura dell’array è stata modificata. Sfruttando la terza dimensione sono stati sviluppati array 3D NAND Flash, consentendo di ottenere una maggiore densità di memoria e una feature size abbastanza grande da evitare i sopracitati problemi. I nuovi processi coinvolti nella produzione di stringhe 3D utilizzano la deposizione del materiale semiconduttore e di conseguenza il canale risultante è fatto di silicio policristallino. L’affidabilità rappresenta il vincolo più severo per lo sviluppo tecnologico sia negli array planari che 3D, e deve essere attentamente controllata. A tal fine, vengono solitamente effettuati dei test accelerati nei quali il fenomeno in analisi viene accelerato tramite l’applicazione di tensioni o temperature superiori al normale. I risultati vengono poi estrapolati alle normali condizioni di funzionamento utilizzando opportune relazioni. Nel caso dell’accelerazione in temperatura, si trova spesso una relazione di tipo Arrhenius, controllata da un’energia di attivazione. L’analisi della dipendenza dalla temperatura delle caratteristiche del dispositivo sia nei dispositivi planari che in quelli 3D diventa quindi di primaria importanza per comprendere il processo di estrapolazione. Questo è lo scopo di questo lavoro di tesi oltre allo studio della regola di Meyer-Neldel, una legge empirica, solitamente presente nei materiali amorfi e policristallini, che collega l’energia di attivazione e il prefattore di processi di conduzione attivati termicamente. Il capitolo 1 fornisce una panoramica della tecnologia NAND Flash, spiegando schematicamente il layout dell’array di memoria e l’esecuzione delle principali operazioni, seguito dalla presentazione dei trend di scaling e dei problemi sopra menzionati che hanno portato la tecnologia alle strutture 3D. La struttura di base delle diverse stringhe 3D NAND Flash è poi presentata insieme alle nuove problematiche portate dall’implementazione di questa tecnologia. Il capitolo 2 descrive le note dipendenze dalla temperatura delle caratteristiche dei dispositivi monocristallini e policristallini con modelli tratti dalla letteratura. Particolare enfasi è data alle variazioni dovute alla presenza di stati trappola. Alla fine del capitolo vengono presentate diverse spiegazioni proposte della regola Meyer-Neldel insieme ad un’analisi della regola eseguita su un TFT. Tale analisi definirà le linee guida per le analisi dei capitoli successivi. Il capitolo 3 ha lo scopo principale di verificare la relazione biunivoca che è spesso data tra la regola di Meyer-Neldel e gli stati trappola. L’analisi viene effettuata mediante simulazioni di dispositivi monocristallini, un MOSFET nanowire ed un MOSFET planare a canale lungo senza alcun tipo di stato trappola. I risultati delle simulazioni saranno poi analizzati con l’aiuto di MATLAB. L’analisi parte dalla comprensione dell’elettrostatica dei dispositivi e utilizza dei grafici Arrhenius della corrente e della carica da cui vengono estratti le energie di attivazione e i prefattori. I risultati ottenuti saranno poi confrontati con i risultati sperimentali e i modelli analitici presenti in letteratura. Il capitolo 4 presenta i risultati delle simulazioni con stati trappola dello stesso dispositivo nanowire presentato nel capitolo 3 oltre all’analisi della regola di Meyer-Neldel. L’analisi si basa ancora una volta sulla comprensione dei processi fisici presenti come l’occupazione degli stati trappola con le variazioni di temperatura e utilizza nuovamente i diagrammi di Arrhenius per l’estrazione delle energie di attivazione e dei prefattori. Lungo tutto il capitolo i risultati ottenuti verranno confrontati con quelli del capitolo precedente, evidenziando il ruolo degli stati trappola.

Analysis of the Meyer-Neldel rule in MOSFET devices

FRANCHINI, GIULIO
2017/2018

Abstract

NAND Flash technology is nowadays one of the most implemented solutions for highly-performing non-volatile memories. The continuous development of its scaling processes brought the characteristic cell feature size (F) to values around 15 nm. This dimension reduction allowed to obtain excellent storage densities, while keeping a low cost-per-bit ratio, and high read/write performances, overcoming the efficiency offered by other technologies, such as magnetic hard-disk drives. The dimension reduction of the arrays led to different stability issues, becoming harder to control the more F was reduced, making the technological growth difficult to be carried on. In order to overcome these issues, a new approach was taken and the array structure was changed. The third dimension was employed and 3D NAND Flash arrays were developed, allowing greater storage densities while using a big enough feature size to overcome the mentioned problems. The new processes involved in the manufacturing of 3D NAND Flash employ the deposition of the semiconductor material, resulting in a polycrystalline channel. Reliability represents the most stringent constraint to the technology development in both planar and 3D arrays, and must be carefully checked. To this aim, accelerated tests are usually carried out, in which the phenomenon under analysis is speeded up by application of voltages or temperatures higher than usual. Results are then extrapolated to normal operating conditions using appropriate relations. For the case of temperature acceleration, an Arrhenius-like relation is often found, controlled by an activation energy. The analysis of the temperature dependence of the device characteristics in both planar and 3D devices becomes then of primary importance to understand the extrapolation process. This is the purpose of this thesis work along with the study of the Meyer-Neldel rule, an empirical law, usually found in amorphous and polycristalline materials, which links the activation energy and the prefactor of thermally-activated conduction processes. Chapter 1 gives an overview of NAND Flash technology, explaining the schematic layout of the memory array and the performance of the main operations, followed by the presentation of the scaling trends and the above mentioned issues that took the technology to 3D structures. The basic structure of different 3D NAND Flash strings is given along with the new issues brought by the implementation of this technology. Chapter 2 describes the known temperature dependences of monocrystalline and polycrystalline devices with models taken from the literature. Emphasis is given on the variations brought by the presence of trap states. At the end of the chapter different proposed explanations of the Meyer-Neldel rule are presented along with a Meyer-Neldel analysis performed on a TFT. Such analysis will set the guidelines for the analyses of the following chapters. Chapter 3 has the main scope of verify the biunivocal relation that is often given between the Meyer-Neldel rule and trap states. This investigation is made by the means of simulations of monocrystalline devices, a nanowire MOSFET and a long-channel planar MOSFET without any kind of trap states. The results of the simulations are then analyzed with the aid of MATLAB. The analysis starts from the understanding of the electrostatic of the devices and employs Arrhenius plots of the current and the charge from which activation energies and prefactors are extracted. The obtained results are compared with experimental results and analytical models from the literature. Chapter 4 presents the results of simulations with trap states of the same nanowire device presented in Chapter 3 along with the analysis of the Meyer-Neldel rule. The analysis is again based on the understanding of the underlying physical processes such as the occupation of the trap states and it employs again Arrhenius plots for the extraction of activation energies and prefactors. Throughout the chapter the obtained results are compared with the ones of the previous chapter, highlighting the role of the trap states.
MONZIO COMPAGNONI, CHRISTIAN
ING - Scuola di Ingegneria Industriale e dell'Informazione
3-ott-2018
2017/2018
La tecnologia NAND Flash è ad oggi una delle soluzioni più adottate per memorie non volatili ad alte prestazioni. Il continuo sviluppo dei processi di scaling ha portato la feature size (F) della singola cella a valori intorno ai 15 nm. Questa riduzione delle dimensioni ha permesso di ottenere un’ottima densità di archiviazione, mantenendo un basso costo per bit, e alte prestazioni di lettura/scrittura, superando l’efficienza di altre tecnologie, come gli hard disk magnetici. La riduzione delle dimensioni degli array ha portato a diversi problemi di stabilità, che diventano più difficili da controllare al decrescere di F, rendendo sempre più complesso lo sviluppo della tecnologia. Per superare questi problemi, è stato adottato un nuovo approccio e la struttura dell’array è stata modificata. Sfruttando la terza dimensione sono stati sviluppati array 3D NAND Flash, consentendo di ottenere una maggiore densità di memoria e una feature size abbastanza grande da evitare i sopracitati problemi. I nuovi processi coinvolti nella produzione di stringhe 3D utilizzano la deposizione del materiale semiconduttore e di conseguenza il canale risultante è fatto di silicio policristallino. L’affidabilità rappresenta il vincolo più severo per lo sviluppo tecnologico sia negli array planari che 3D, e deve essere attentamente controllata. A tal fine, vengono solitamente effettuati dei test accelerati nei quali il fenomeno in analisi viene accelerato tramite l’applicazione di tensioni o temperature superiori al normale. I risultati vengono poi estrapolati alle normali condizioni di funzionamento utilizzando opportune relazioni. Nel caso dell’accelerazione in temperatura, si trova spesso una relazione di tipo Arrhenius, controllata da un’energia di attivazione. L’analisi della dipendenza dalla temperatura delle caratteristiche del dispositivo sia nei dispositivi planari che in quelli 3D diventa quindi di primaria importanza per comprendere il processo di estrapolazione. Questo è lo scopo di questo lavoro di tesi oltre allo studio della regola di Meyer-Neldel, una legge empirica, solitamente presente nei materiali amorfi e policristallini, che collega l’energia di attivazione e il prefattore di processi di conduzione attivati termicamente. Il capitolo 1 fornisce una panoramica della tecnologia NAND Flash, spiegando schematicamente il layout dell’array di memoria e l’esecuzione delle principali operazioni, seguito dalla presentazione dei trend di scaling e dei problemi sopra menzionati che hanno portato la tecnologia alle strutture 3D. La struttura di base delle diverse stringhe 3D NAND Flash è poi presentata insieme alle nuove problematiche portate dall’implementazione di questa tecnologia. Il capitolo 2 descrive le note dipendenze dalla temperatura delle caratteristiche dei dispositivi monocristallini e policristallini con modelli tratti dalla letteratura. Particolare enfasi è data alle variazioni dovute alla presenza di stati trappola. Alla fine del capitolo vengono presentate diverse spiegazioni proposte della regola Meyer-Neldel insieme ad un’analisi della regola eseguita su un TFT. Tale analisi definirà le linee guida per le analisi dei capitoli successivi. Il capitolo 3 ha lo scopo principale di verificare la relazione biunivoca che è spesso data tra la regola di Meyer-Neldel e gli stati trappola. L’analisi viene effettuata mediante simulazioni di dispositivi monocristallini, un MOSFET nanowire ed un MOSFET planare a canale lungo senza alcun tipo di stato trappola. I risultati delle simulazioni saranno poi analizzati con l’aiuto di MATLAB. L’analisi parte dalla comprensione dell’elettrostatica dei dispositivi e utilizza dei grafici Arrhenius della corrente e della carica da cui vengono estratti le energie di attivazione e i prefattori. I risultati ottenuti saranno poi confrontati con i risultati sperimentali e i modelli analitici presenti in letteratura. Il capitolo 4 presenta i risultati delle simulazioni con stati trappola dello stesso dispositivo nanowire presentato nel capitolo 3 oltre all’analisi della regola di Meyer-Neldel. L’analisi si basa ancora una volta sulla comprensione dei processi fisici presenti come l’occupazione degli stati trappola con le variazioni di temperatura e utilizza nuovamente i diagrammi di Arrhenius per l’estrazione delle energie di attivazione e dei prefattori. Lungo tutto il capitolo i risultati ottenuti verranno confrontati con quelli del capitolo precedente, evidenziando il ruolo degli stati trappola.
Tesi di laurea Magistrale
File allegati
File Dimensione Formato  
Giulio_FRANCHINI_TESI_MASTER.pdf

accessibile in internet per tutti

Descrizione: Testo della tesi completo di immagini
Dimensione 9.41 MB
Formato Adobe PDF
9.41 MB Adobe PDF Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/142739