Design of high precision readout electronics for mechanical stress sensors in CMOS process

This thesis present the study and design of an analog front end circuitry for a mechanical stress sensor. The designed circuit is based on a Wheatstone bridge to convert resistance into voltage variation, which offers the best SNR-Power trade off, though it requires a more complex trimming procedure compared to other topologies. This bridge is connected to a Capacitively-Coupled Chopper Instrumentation Amplifier (CCIA). By using the chopping technique a 1/f corner frequency below 1Hz was achieved at an input referred noise power spectral density (PSD) of 15.9nV/sqrt(Hz). To reduce output ripple, the amplifier employees a continuous time AC-coupled ripple reduction loop (AC-RRL). The loop reduces the input-referred ripple below 20uV and has almost no impact in the noise performance of the amplifier. To increase the input impedance and reduce the gain error generated by the voltage partition between the source and the CCIA a positive feedback loop (PFL) is employed. A maximum input referred offset of 6uV, a gain inaccuracy <1% for a closed loop gain of 300 at 1KHz, a PSRR>117dB and a CMRR>112dB have been simulated at a supply current of 176uA at a 3.3V voltage supply.

La presente tesi tratta lo studio e la progettazione di un front end analogico per un sensore di stress meccanico. Il circuito progettato si basa su un ponte di Wheatstone per convertire la resistenza in una variazione di tensione. Tale soluzione fornisce il miglior risultato in termini di trade-off tra SNR e potenza, anche se richiede una procedura di trimming più complessa rispetto ad altre topologie. Il ponte è connesso a un Capacitively-Coupled Instrumentation Amplifier (CCIA). Utilizzando la tecnica di chopping, è stato possibile ottenere un rumore 1/f sotto 1Hz ad una densità spettrale di potenza di rumore (PSD), riferita all’ ingresso, di 15.9nV/sqrt(Hz). Per ridurre il ripple in uscita, l’amplificatore è dotato di un anello di retroazione accopiato in AC a tempo continuo (AC-RRL). Questo loop riduce il ripple in ingresso sotto i 20uV e non ha quasi alcun impatto sulle prestazioni in termini di rumore dell’amplificatore. Per aumentare l’impedenza di ingresso e ridurre l’errore di guadagno generato dalla partizione di tensione tra la sorgente e il CCIA, viene utilizzato un anello di retroazione positiva (PFL). Un offset massimo riferito all’ingresso di 6uV, un’imprecisione del guadagno inferiore all’1% per un guadagno ad anello chiuso di 300 a 1kHz, un PSRR>117dB ed un CMRR>112dB sono stati simulati con una corrente ed una tensione di alimentazione, rispettivamente di 176 uA e 3.3V.