A measurement-based approach for interference assessment on multi-cluster parallel processors

Nowadays, microcontrollers used in critical real-time embedded systems use mostly one core, but are being replaced with more powerful hardware platforms that implement multicore systems. Among the latter, it is possible to identify in the space domain, for instance, the Cobham Gaisler NGMP developed for the European Space Agency (ESA), which is built with a SPARC quad-core processor that has a two-level cache hierarchy. For what concerns automotive and avionics environments, very flexible platforms like the Zynq UltraScale+ EG one has been regarded as a very powerful platform for these high-performance safety-critical systems. In fact, the aforementioned Zynq board implements two multicore clusters, namely an ARM dual-core Cortex R5 and an ARM quad-core Cortex A53, as well as a GPU and an FPGA. The use of multicores brings a concern related to contention (interference) in the access to shared hardware resources, which challenges timing verification needed to prove that all critical real-time tasks will execute by their respective deadlines. In particular, Worst-Case Execution Time (WCET) estimates for tasks need to account for the impact in execution time that contention in shared resources may have. Such analysis needs to be carried out on the Zynq UltraScale+ EG platform, analyzing the different sources of interference for the multicore clusters and defining how tasks need to be consolidated in order to minimize contentions and to improve the execution time for the most critical real-time tasks. In this Master thesis work, the measurement-based methodology developed at Barcelona Supercomputing Center (BSC) to quantify the interference that arises across cores due to contention in shared hardware resources, is ported from the NGMP platform to each of the computing clusters of the Zynq UltraScale+ EG platform. Such methodology consists in the use of small microbenchmarks that aim at stressing specific shared hardware resources to create very high contention.

Oggigiorno, i microcontrollori utilizzati nei sistemi conosciuti come critical real-time embedded systems utilizzano solo un core, ma tendono sempre di più ad essere sostituiti con piattaforme hardware più potenti che implementano sistemi multicore. Tra questi ultimi, è possibile identificare nel dominio spaziale, per esempio, il NGMP Cobham Gaisler sviluppato per l'European Space Agency (ESA), che è stato sviluppato con un processore quad-core SPARC con una gerarchia di cache a due livelli. Per quanto riguarda l'ambiente automotive e quello avionico, piattaforme molto flessibili come quella denominata Zynq UltraScale + EG sono state considerate come piattaforme molto potenti per questi specifici sistemi embedded dal punto di vista della sicurezza ad alte prestazioni. Infatti, tale Zynq implementa due cluster multicore, cioè un ARM dual-core Cortex R5 e un ARM quad-core Cortex A53, oltre a una GPU e un FPGA. L'uso di multicore pone un problema legato all' interferenza nell'accesso alle risorse hardware condivise, che mette alla prova la verifica dei tempi necessaria per dimostrare che tutte le attività che necessitano di essere calcolate in tempo reale verranno eseguite rispettando le rispettive scadenze. In particolare, le stime del Worst-Case Execution Time (WCET) per le attività devono tenere conto dell'impatto nei tempi di esecuzione che può avere la contesa nelle risorse condivise. Tale analisi deve essere eseguita sulla piattaforma Zynq UltraScale+ EG, analizzando le diverse fonti di interferenza per i cluster multicore e definendo come le attività devono essere consolidate per ridurre l'interferenza e migliorare i tempi di esecuzione per le attività più critiche in tempo reale. In questa tesi, la metodologia basata sulla misurazione sviluppata presso l'azienda Barcelona Supercomputing Center (BSC) per valutare l'interferenza che si genera dalla con tra i core a causa della contesa nelle risorse hardware condivise, viene portata dalla piattaforma NGMP a ciascuno dei cluster della piattaforma Zynq UltraScale+ EG. Essa consiste nell'uso di microbenchmark che mirano a stressare specifiche risorse hardware condivise per creare una controversia molto alta.