Wireless transceivers for 5G networks require millimeter waves low-phase-noise frequency references. Given the difficulty in direct mm-Wave references generation with PLLs, a frequency multiplier stage is typically employed. This work covers the design of an 80GHz factor-four frequency multiplier in SiGe BiCMOS process. The multiplier consists of stacked push-push stages and a class-A power amplifi er, which recovers the RF power required by the following mixer. Signal interstage coupling is accomplished with integrated doubly-tuned transformers which allow to achieve broadband impedance transformation and flat-band transimpedance, passive elements are designed and modeled with electromagnetic simulations, nonlinear circuits characterized by means of large-signal S-parameters and impedance matching is optimized by making use of iterative methods. The multipliers reach a conversion gain around 0dB with a power consumption of 30mW. The amplifi er delivers 7 dBm output power at 80GHz with 40% fractional bandwidth and a peak power-added efficiency of 10.9%.
I ricetrasmettitori wireless per reti 5G necessitano di riferimenti di frequenza a basso rumore di fase in onde millimetriche. Considerate le difficoltà di implementare riferimenti basati su anelli ad aggancio di fase (PLL) direttamente ad onde millimetriche, tipicamente si utilizza uno stadio di moltiplicazione di frequenza. Questo lavoro tratta la progettazione di un moltiplicatore di frequenza fattore quattro a 80GHz in processo BiCMOS SiGe. Il moltiplicatore è composto da stadi di tipo push-push posti in cascata e da un amplificatore in classe A che riporta la potenza RF al livello richiesto dal successivo mixer. L'accoppiamento del segnale inter-stadio viene effettuato mediante l'uso di trasformatori integrati accordati che permettono di realizzare una trasformazione d'impedenza a larga banda e transimpedenza a banda piatta, i componenti passivi sono progettati e modellati mediante simulazioni elettromagnetiche, i circuiti nonlineari caratterizzati con parametri-S di largo segnale e l'adattamento d'impedenza è ottimizzato con una metodologia iterativa. I moltiplicatori raggiungono un guadagno di conversione prossimo a 0dB con un consumo di potenza di 30mW. L'ampli ficatore garantisce una potenza d'uscita di 7 dBm a 80GHz con una banda passante frazionaria del 40% e una power-added efficiency di picco del 10.9%.
Design of an 80-GHz frequency-multiplier-by-four with power amplification in BiCMOS process
De FILIPPI, GUGLIELMO MARIA
2019/2020
Abstract
Wireless transceivers for 5G networks require millimeter waves low-phase-noise frequency references. Given the difficulty in direct mm-Wave references generation with PLLs, a frequency multiplier stage is typically employed. This work covers the design of an 80GHz factor-four frequency multiplier in SiGe BiCMOS process. The multiplier consists of stacked push-push stages and a class-A power amplifi er, which recovers the RF power required by the following mixer. Signal interstage coupling is accomplished with integrated doubly-tuned transformers which allow to achieve broadband impedance transformation and flat-band transimpedance, passive elements are designed and modeled with electromagnetic simulations, nonlinear circuits characterized by means of large-signal S-parameters and impedance matching is optimized by making use of iterative methods. The multipliers reach a conversion gain around 0dB with a power consumption of 30mW. The amplifi er delivers 7 dBm output power at 80GHz with 40% fractional bandwidth and a peak power-added efficiency of 10.9%.File | Dimensione | Formato | |
---|---|---|---|
DeFilippi.pdf
accessibile in internet per tutti
Descrizione: Testo della tesi
Dimensione
7.83 MB
Formato
Adobe PDF
|
7.83 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
https://hdl.handle.net/10589/165574