Novel GNSS sensor processing architecture for a space SoC based on arm Cortex-R52

The lack of microprocessor resources is currently preventing GNSS receivers targeted to space applications from performing high-level tasks such as Precise Orbit Determination post-processing on-board, thus limiting the achievable accuracy in real-time to about 1 m Position, Velocity, and Time. Whereas this is sufficient for most missions, future applications will require better precision. New receivers also have to fulfill the needs of increased PRN code length of the modernized GNSS signals and more satellites in line-of-sight due to upcoming GNSS constellations like Galileo. Current state-of-the-art receivers, such as the AGGA-4, are overloaded by the processing of the channels as part of code and carrier loops, in order to keep the incoming signal locked. In this thesis, I present a GNSS sensor processing architecture for the novel DAHLIA, a very high-performance microprocessor System-on-Chip with four Arm Cortex-R52 cores and an embedded FPGA, as a feasibility study of using this system for performing GNSS sensor processing. I exploit the Cortex-R52 Low-latency Peripheral Port for interfacing the GNSS hardware signal processing module as a way of isolating the high-frequency channel processing task from the main system bus, thus not affecting nor being affected by the shareability implications of the main interconnect. I propose a memory layout to allow run-time critical software to be placed on fast memories, the Cortex-R52 Tight Coupled Memories, in order to increase algorithm determinism and performance. An implementation on an FPGA-based prototype is performed and the results extended to the ASIC point out to the NG-Ultra being able to track 72 channels using less than 10% of CPU processing power, leaving room for higher-level tasks such as Navigation and Precise Orbit Determination to be handled by a single CPU core.

La scarsità di risorse computazionali è attualmente un fattore limitante nei ricevitori GNSS destinati ad applicazioni spaziali, specie per attività quali il post-processing e il Precise Orbit Determination direttamente a bordo dello sistema, limitando così l’accuratezza raggiungibile (Posizione, Velocità e Tempo) in tempo reale a circa 1 m. Nonostante questo sia sufficiente per la maggior parte delle missioni, le applicazioni future richiederanno più precisione. I nuovi ricevitori devono anche soddisfare le esigenze dei PRN più lunghi dei segnali GNSS modernizzati e supportare più satelliti in line-of-sight resi disponibili dalle nuove costellazioni GNSS come Galileo. I ricevitori all’avanguardia, come l’AGGA-4, sono sovraccaricati dal processamento dei canali come parte dei code e carrier loop, al fine di tenere in traccia del segnale in ingresso. In questo lavoro, presento un’architettura di processamento di segnali GNSS per DAHLIA, un System-on-Chip ad alte prestazioni con quattro core Arm Cortex-R52 e un embedded FPGA, come studio di fattibilità sull’uso di questo sistema per eseguire processamento di segnali GNSS. Utillizo la Cortex-R52 Low-latency Peripheral Port per interfacciare il modulo hardware di elaborazione del segnale GNSS come un modo per isolare l’intensa attività di processamento dei canali dal bus del sistema principale, quindi non influenzando né essendo influenzato dal nondeterminismo temporale della main interconnect. Propongo un layout di memoria che permette software time critical di essere allocati su memorie veloci, le Cortex-R52 Tight Coupled Memories, al fine di aumentare il determinismo e le prestazioni degli algoritmi. Viene eseguita un’implementazione su un prototipo basato su FPGA e i risultati estesi all’ASIC indicano che NG-Ultra è in grado di tracciare 72 canali utilizzando meno del 10% della potenza della CPU, lasciando spazio per altre attività come Navigation e Precise Orbit Determination ad essere gestite da un singolo CPU core.