Characterization and modeling of current transport and polarization switching in FTJs

In the last decades PCs, smartphones and wearable and interconnected electronic gadgets are gaining more and more momentum. Due to this large success, the semiconductor market experienced an enormous growth, especially in the memory sector, as new devices require large amount of solid-state memory with high performance, both in terms of integration density and throughput. Since they are both needed in the aforementioned devices, such noticeable growth has affected both volatile and non volatile memories. In order to keep up with the non-volatile memories market requests, Flash memory technologies have been the object of an uninterrupted scaling process which led to increase their storage density, and let them become the most successful solution in the non-volatile memory landscape; the smallest feasible feature size, equal to SI{14}{nm}, was conceived around the middle of the 2010's decade. After hitting this limit, the scaling approach switched to an equivalent one, consisting in stacking memory one on top of the other exploiting the third dimension. Although this switch determined a general improvement in terms of reliability, the novel architecture of the memories brought along some new issues. In the volatile memory landscape the DRAM technology as well underwent an intensive scaling process to reduce the cost for stored bit, and encountered similar reliability issues. Such issues do not constitute the only obstacle to memory technologies. Another major challenge has to be dealt with: the so-called von Neumann bottleneck. In the last forty years, the performance gap between the central processing unit (CPU) and the working memory (DRAM) has never stopped growing. This gap results in a memory bottleneck that reduce the overall performance of a computing system. The aforementioned issues fueled the research on novel memory technologies, both volatile and non-volatile, different from the ones that dominate the market. Among them we find: resistive RAM (RRAM), phase change memory (PCM), magnetoresistive random access memory (MRAM), and a wide variety of ferroelectric memories. This thesis focuses on Ferroelectric Tunnel Junction (FTJ), one of the most promising candidates of the novel foerroeletric memory technologies. In particular, an experimental characterization on FTJ samples has been carried out exploring the main features of the device: resistive window, retention, I-V characteristics. Experimental activities are followed by the development of a one-dimensional in-house MATLAB code for the device simulation, capable of reproducing the I-V characteristics and explaining some of the physical phenomena involved. During the last year of the Ph.D. efforts have been directed toward the analysis of the switching process, in an attempt to develop a two-dimensional switching simulator to be integrated with the 1-D one. The first two chapters of this thesis are introductory, and are intended to give all the background information needed to go through the remaining part of the Ph.D. thesis. Chapter 1 provides a general introduction to memory technologies. The Flash and DRAM technologies are presented with a description of the issues related to their scaling process and some pursued solutions. At the end of the chapter the von Neumann bottleneck is briefly explained and some of the new memory technologies that could tackle the problem are presented. In Chapter 2 an introduction on the concept of polarization is given, followed by some non-exhaustive information about ferroelectricity and ferroelectric materials. Later in the chapter the most promising ferroelectric memories are presented: FeRAM, FeFET and FTJ. The last one is then illustrated in detail together with the meaningful equations and its performances. Since it focuses on the experimental characterization and one-dimensional modeling, chapter 3 is the most dense section of this thesis. The experimental setup and the samples are presented, followed by all the measures and the setup changes needed. The following subsection is devoted to a full detailed explanation of the developed 1-D model, presenting the equations and following their implementation. In the last section of the chapter, measurements and simulations are compared, and physical phenomena analysed. In chapter 4 an introduction on ferroelectric switching is given, followed by some of the numerous analytical approaches employed to study it and by the presentation of the Landau-Devonshire-Ginzburg theory employed in the developed two-dimensional simulator. Such simulator is presented both from the analytical point of view and its MATLAB implementation. Finally, early results are presented together with the issues encountered and assumptions on how to overcome them.

Negli ultimi decenni PC, smartphone e gadget elettronici indossabili e interconnessi stanno prendendo sempre più piede. A causa di questo grande successo, il mercato dei semiconduttori ha sperimentato un'enorme crescita, specialmente nel settore delle memorie, poiché i nuovi dispositivi richiedono una grande quantità di memorie a stato solido con alte prestazioni, sia in termini di densità di integrazione che di rendimento. Dal momento che sono entrambi necessari nei suddetti dispositivi, tale crescita notevole ha interessato sia le memorie volatili che quelle non volatili. Per stare al passo con le richieste del mercato delle memorie non volatili, le tecnologie di memoria Flash sono state oggetto di un ininterrotto processo di scaling che le ha portate ad aumentare la loro densità di memorizzazione, e le ha fatte diventare la soluzione di maggior successo nel panorama delle memorie non volatili; la più piccola feature size realizzabile, pari a 14nm, è stata ottenuta intorno alla metà del decennio 2010. Dopo aver raggiunto questo limite, l'approccio di scaling è passato ad uno equivalente, che consiste nell'impilare le memorie una sull'altra sfruttando la terza dimensione. Anche se questo passaggio ha determinato un miglioramento generale in termini di affidabilità, la nuova architettura delle memorie ha portato alcuni nuovi problemi. Nel panorama delle memorie volatili, anche la tecnologia DRAM ha subito un intenso processo di scaling per ridurre il costo del bit immagazzinato e ha incontrato problemi di affidabilità simili. Tali problemi non costituiscono l'unico ostacolo alle tecnologie di memoria. Un'altra grande sfida deve essere affrontata: il cosiddetto collo di bottiglia di von Neumann. Negli ultimi quarant'anni, il divario di prestazioni tra l'unità centrale di elaborazione (CPU) e la memoria di lavoro (DRAM) non ha mai smesso di crescere. Questo divario si traduce in un collo di bottiglia della memoria che riduce le prestazioni complessive di un sistema di calcolo. I suddetti problemi hanno alimentato la ricerca su nuove tecnologie di memoria, sia volatili che non volatili, diverse da quelle che dominano il mercato. Tra queste troviamo: RAM resistiva (RRAM), memorie a cambiamento di fase (PCM), memorie ad accesso casuale magnetoresistiva (MRAM), e una grande varietà di memorie ferroelettriche. Questa tesi si concentra sulla Ferroelectric Tunnel Junction (FTJ), uno dei candidati più promettenti delle nuove tecnologie di memoria ferroelettrica. In particolare, è stata effettuata una caratterizzazione sperimentale su campioni di FTJ esplorando le principali caratteristiche del dispositivo: finestra resistiva, ritenzione, caratteristiche I-V. Alle attività sperimentali è seguito lo sviluppo di un codice MATLAB monodimensionale per la simulazione del dispositivo, in grado di riprodurre le caratteristiche I-V e spiegare alcuni dei fenomeni fisici coinvolti. Durante l'ultimo anno del dottorato gli sforzi sono stati diretti verso l'analisi del processo di switching ferroelettrico, nel tentativo di sviluppare un simulatore di switching bidimensionale da integrare con quello 1-D. I primi due capitoli di questa tesi sono introduttivi, e hanno lo scopo di fornire tutte le informazioni di base necessarie per percorrere la restante parte della tesi di dottorato. Il capitolo 1 fornisce un'introduzione generale alle tecnologie di memoria. Le tecnologie Flash e DRAM sono presentate con una descrizione dei problemi relativi al loro processo di scaling e alcune soluzioni perseguite. Alla fine del capitolo viene spiegato brevemente il collo di bottiglia di von Neumann e vengono presentate alcune delle nuove tecnologie di memoria che potrebbero affrontare il problema. Nel capitolo 2 viene fatta un'introduzione sul concetto di polarizzazione, seguita da alcune informazioni non esaustive sulla ferroelettricità e sui materiali ferroelettrici. Più avanti nel capitolo vengono presentate le memorie ferroelettriche più promettenti: FeRAM, FeFET e FTJ. Quest'ultima viene poi illustrata in dettaglio insieme alle equazioni significative e alle sue prestazioni. Poiché si concentra sulla caratterizzazione sperimentale e sulla modellazione unidimensionale, il capitolo 3 è il più denso di questa tesi. Vengono presentati il setup sperimentale e i campioni, seguiti da tutte le misure e le modifiche di setup necessarie. La seguente sottosezione è dedicata a una spiegazione dettagliata del modello 1-D sviluppato, presentando le equazioni e seguendo la loro implementazione. Nell'ultima sezione del capitolo, si confrontano le misure e le simulazioni e si analizzano i fenomeni fisici. Nel capitolo 4 viene fatta un'introduzione sullo switching ferroelettrica, seguita da alcuni dei numerosi approcci analitici impiegati per studiarla e dalla presentazione della teoria di Landau-Devonshire-Ginzburg impiegata nel simulatore bidimensionale sviluppato. Tale simulatore è presentato sia dal punto di vista analitico che dalla sua implementazione MATLAB. Infine, vengono presentati i primi risultati insieme ai problemi incontrati e alle ipotesi su come superarli.