An ultra-low power and high frequency resolution transformer-based digitally controlled oscillator for Bluetooth low energy in 22 nm CMOS technology

The Internet of Things (IoT) is a prominent sector in the technology industry, and Bluetooth Low Energy (BLE) is among the most widely used communication standards in this domain. To meet the demand for lower power consumption, enabling the implementation of this technology in battery-powered devices with a lifespan of several years it is necessary to develop ultra low-power radios. In this scenario, the development of cost-effective and low-power local oscillators is essential, and their implementation as digital phase-locked loops (DPLL) offers advantages thanks to technology scaling. The digital architecture enables further energy optimization through direct frequency modulation of the carrier, eliminating the need for additional components and reducing both area and power consumption. Within this framework, the most critical component of the DPLL is the Digitally Controlled Oscillator (DCO), which, in addition to meeting classic phase noise requirements, must also exhibit low power consumption and high frequency resolution. In this thesis, a DCO with ultra low-power consumption and high frequency resolution, operating at a central frequency of 2.44 GHz, was designed to comply with the BLE noise mask and support direct frequency modulation within the PLL. The design was implemented in a 22 nm CMOS technology, and post-layout simulations showed that the designed oscillator has a power consumption of 65 µW, a Single-Sideband-to-Carrier Ratio (SSCR) of -122.5 dBc/Hz at a 3 MHz offset from the carrier, achieving a Figure of Merit (FoM) exceeding 192.5 dB, which is state-of-the-art in its category.

L’Internet of Things (IoT) è uno dei principali settori nell’industria tecnologica, e il Bluetooth Low Energy (BLE) è tra gli standard di comunicazione più ampiamente utilizzati in questo campo. Per soddisfare la domanda di minor consumo energetico, consentendo l’implementazione di questa tecnologia in dispositivi alimentati a batteria con una durata di diversi anni, è necessario sviluppare radio a bassissimo consumo energetico. In questo scenario, lo sviluppo di oscillatori locali (LO) economici e a basso consumo energetico è essenziale, e la loro implementazione come digital phased locked loop (DPLL) offre vantaggi grazie al technology scaling. L’architettura digitale consente ulteriori ottimizzazioni energetiche attraverso la modulazione diretta della frequenza del segnale portante, eliminando la necessità di componenti aggiuntivi e riducendo sia l’area che il consumo energetico. In questo contesto, il componente più critico del DPLL è l’oscillatore Controllato Digitalmente (DCO), che, oltre a soddisfare i requisiti classici di rumore di fase, deve anche presentare un basso consumo energetico e un’alta risoluzione di frequenza. In questa tesi, è stato progettato un DCO a bassissima potenza dissipata e un’alta risoluzione di frequenza, operante a una frequenza centrale di 2.44 GHz, capace di rispettare la maschera di rumore del BLE e supportare la modulazione diretta della frequenza all’interno del PLL. Il progetto è stato implementato in una tecnologia CMOS a 22 nm e le simulazioni post-layout hanno mostrato che l’oscillatore progettato ha un consumo energetico di 65 µW, un single-sideband-to-carrier ratio (SSCR) di -122.5 dBc/Hz a un offset di 3 MHz dalla portante, raggiungendo una Figura di Merito (FoM) superiore a 192.5 dB, allo stato dell’arte nella categoria.