Sfoglia per Relatore  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z

Mostrati risultati da 1 a 20 di 31
Fulltext Data Tipo Titolo Autore (i)
2019-10-03 Tesi di laurea Magistrale A study of phase noise in class C oscillator with a novel extension of the Groszkowski's result. BUCCOLERI, FRANCESCO
2014-03-07 Tesi di Dottorato Analysis and minimization of flicker noise up-conversion in radio frequency LC-tuned oscillators PEPE, FEDERICO
2016-06-13 Tesi di Dottorato Characterization and modeling of chalcogenide alloys stoichiometric stability during phase change memory operation CRESPI, LUCA
2021-04-28 Tesi di laurea Magistrale Characterization of a 14 GHz PLL-based LO phase shifter for integrated phased arrays LODA, DANIELE
2019-12-18 Tesi di laurea Magistrale Design and verification of an ultra-low power voltage reference circuit using CMOS transistors BALABAN, KAAN
2020-06-06 Tesi di laurea Magistrale Design of a 10 bit quantizer for a 800 MHz/2 Gsps time-interleaving VCO-based A/D converter in 28nm CMOS technology MUZI, RAFFAELLO
2013-03-01 Tesi di Dottorato Design of a high efficiency wideband phase modulator for wireless systems MARZIN, GIOVANNI
2021-12-21 Tesi di laurea Magistrale Design of a voltage regulator for a broad band ADC BOULOS, SAMAR
2023-12-19 Tesi di laurea Magistrale Design of an oversampling phase detector based on capacitor recycling technique in 28 nm CMOS technology FERRERO, GIACOMO
2020-10-02 Tesi di laurea Magistrale Design of low-jitter multiphase clock and timing circuits for time-interleaved ADCs Scaletti, Lorenzo
2022-10-06 Tesi di laurea Magistrale Digital to time converter ad elevata linearità per applicazioni BLE in tecnologia CMOS 28nm Rossoni, Michele
2022-01-25 Tesi di Dottorato Digitally assisted frequency synthesizers and data converters for wide-band radio systems Parisi, Angelo
2023-07-18 Tesi di laurea Magistrale Dynamic bias and jitter reduction in a highly linear Digital-to-Time Converter for digital PLLs in 28nm CMOS technology Salvi, Pietro
2011-03-31 Tesi di laurea Magistrale Evoluzione in ciclatura di memorie a cambiamento di fase RHO, VALERIA
2012-10-04 Tesi di laurea Magistrale Front end a basso consumo per l'acquisizione e la digitalizzazione di segnali neuronali BRENNA, STEFANO
2014-12-18 Tesi di laurea Magistrale Graphene FET large signal modeling for analog circuit design LO MUZZO, VALERIO
2018-10-03 Tesi di laurea Magistrale High efficiency, low noise class-C LC-tuned CMOS VCO design in 28nm FDSOI technology PARISI, ANGELO
2014-10-03 Tesi di laurea Magistrale High quality wafer scale CVD graphene on thin films GRACHOVA, YELENA
2023-10-05 Tesi di laurea Magistrale A highly-reconfigurable and low-power Time-to-Digital Converter for Bluetooth Low Energy Phase-Locked Loops in 22nm CMOS Moleri, Riccardo
2012-04-23 Tesi di laurea Magistrale Impatto della programmazione inversa su celle di memoria a cambiamento di fase CATTANEO, ANDREA
Mostrati risultati da 1 a 20 di 31
Legenda icone accesso al fulltext

  • File accessibili da tutti
  • File accessibili dagli utenti autorizzati
  • File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
  • File non accessibili