Chiplet-based approach to real-time control of Programmable Photonic Circuits

There has been growing interest in recent years in the field of programmable photonic integrated circuits (PICs), as they allow the implementation, directly in the optical domain, of arbitrary linear transformations. The main advantage of transmitting and processing information by means of photonic devices, either discrete or integrated, resides in the extended bandwidth, minimal cross-talk and reduced power dissipation associated with light based communications. On top of that, the possibility of fabricating PICs on a Silicon Photonics platform, which uses the same process steps adopted for the CMOS technology, indeed improves the overall rentability of optical integrated systems. A PIC only becomes programmable if it is provided with an electronic control layer that reconfigures its devices according to the desired functionality by driving actuators that properly manipu late the propagation of the optical signal. The scope of this layer is twofold: it has both to configure the correct working point of each actuator and to stabilize it over time against any fluctuation that may affect the optical link, either concerning the PIC itself (e.g. thermal drifts) or the phase of the propagating wavefront. This latter requirement also advocates for the definition of a closed-loop system, able to dynamically track the desired PIC configuration. Several solutions have already been proposed for real-time control of photonic integrated circuits. Yet, as PICs scale in complexity, now featuring tens or even hundreds of devices to be configured simultaneously, a quest opens up for the definition of electronic controller architectures that can keep up with the pace of photonics in terms of area occupation and power consumption. In this thesis, a chiplet-based approach to the problem of real time control of programmable PICs is proposed. The fundamental idea behind this project is that, given the integrated, CMOS based nature of Silicon Photonics processors, the dedicated control electronics should be fabricated on an integrated platform as well, possibly with as small impact as possible on the overall system in terms of bulkiness and energy demand. After the introduction and a discussion about the general architecture of the overall electrical-optical system, 2 different mixed-signal application specific integrated circuits (ASICs) will be presented. The first one, fabricated in 2023 in a 350nm CMOS technology node, successfully allowed to establish up to 50Gbit/s optical free-space links, proving capable of dynamically reconfiguring the photonic processor to compensate injected turbulence. After several proofs of concept validating the chiplet-like approach, in 2025 a second chip was fabricated in a more scaled technology node (180nm), which allowed the assembly of the ASIC-PIC system in a compact flip-chip arrangement. Here, the massive adoption of digital electronics to implement the control algorithm allowed to further shrink the footprint of the circuitry and reduce its power consumption, thanks to the design of oversampling converters and PWM-based actuators, ultimately paving the way to the design of seamlessly scalable architectures.

Negli ultimi anni si è registrato un crescente interesse nel campo dei circuiti fotonici integrati programmabili (Programmable Photonic Integrated Circuits, PIC), poiché essi consentono l’implementazione, direttamente nel dominio ottico, di trasformazioni lineari arbitrarie. Il principale vantaggio della trasmissione e dell’elaborazione delle informazioni mediante dispositivi fotonici, sia discreti sia integrati, risiede nell’elevata larghezza di banda, nella minimoainterferenza e nella ridotta dissipazione di potenza associate alle comunicazioni basate sulla luce. A ciò si aggiunge la possibilità di fabbricare PIC su una piattaforma di Silicon Photonics, che utilizza gli stessi passaggi di processo adottati per la tecnologia CMOS, migliorando così in modo significativo la redditività complessiva dei sistemi ottici integrati. Un PIC diventa realmente programmabile solo se corredato da un livello di controllo elettronico che ne riconfigura i dispositivi in base alla funzionalità desiderata, pilotando attuatori in grado di manipolare opportunamente la propagazione del segnale ottico. Lo scopo di questo livello è duplice: deve sia configurare il corretto punto di lavoro di ciascun attuatore, sia stabilizzarlo nel tempo contro eventuali fluttuazioni che possano influenzare il collegamento ottico, sia relative al PIC stesso (ad esempio derive termiche) sia alla fase del fronte d’onda in propagazione. Quest’ultimo requisito richiede inoltre la definizione di un sistema a ciclo chiuso, in grado di tracciare dinamicamente la configurazione desiderata del PIC. Diverse soluzioni sono già state proposte per il controllo in tempo reale dei circuiti fotonici integrati. Tuttavia, con l’aumentare della complessità dei PIC, che oggi includono decine o addirittura centinaia di dispositivi da configurare simultaneamente, emerge la necessità di definire architetture di controllo elettronico in grado di tenere il passo con la fotonica in termini di occupazione di area e consumo di potenza. In questa tesi viene proposto un approccio basato su chiplet al problema del controllo in tempo reale di PIC programmabili. L’idea fondamentale alla base di questo progetto è che, data la natura integrata e basata su CMOS dei processori di Silicon Photonics, anche l’elettronica di controllo dedicata dovrebbe essere realizzata su una piattaforma integrata, con un impatto il più possibile ridotto sull’ingombro complessivo del sistema e sul fabbisogno energetico. Dopo un’introduzione e una discussione sull’architettura generale del sistema elettro-ottico complessivo, verranno presentati due differenti circuiti integrati specifici di applicazione (ASIC) a segnali misti. Il primo, fabbricato nel 2023 in una tecnologia CMOS a 350 nm, ha consentito con successo la realizzazione di collegamenti ottici in spazio libero fino a 50 Gbit/s, dimostrando la capacità di riconfigurare dinamicamente il processore fotonico per compensare turbolenze introdotte. Dopo diverse prove di concetto che hanno validato l’approccio di tipo chiplet, nel 2025 è stato fabbricato un secondo chip in una tecnologia più scalata (180 nm), che ha permesso l’assemblaggio del sistema ASIC–PIC in una configurazione compatta di tipo flip-chip. In questo caso, l’adozione massiccia di elettronica digitale per l’implementazione dell’algoritmo di controllo ha consentito di ridurre ulteriormente l’ingombro del circuito e il consumo di potenza, grazie alla progettazione di convertitori sovracampionati e di attuatori basati su PWM, aprendo infine la strada alla realizzazione di architetture perfettamente scalabili.