This thesis describes the experimental characterization of an innovative technique for the automatic cancellation of the reference spur in an integrated frequency synthesizers in 65 nm CMOS technology. This synthesizer, based on Multiplying Delay-Locked Loop (MDLL), produces sine waves at frequencies between 1.6 and 1.9 GHz from a 50 MHz quartz oscillator. The MDLL-based structure has several advantages in filtering of the phase noise, however it has the major drawback of generating a large spurious tone at 50 MHz offset from the carrier, as a consequence of the misalignment of the internal reference signals. System implementation solves this issue through a digital correction loop. Unwanted electromagnetic coupling appeared during the measurements, limiting the reduction of the spur with respect to the expected performance. The use of an external reference generator has attenuated this unwanted effect leading to a reduction of the spur level from –30 dBc to –70 dBc, providing experimental results in agreement with the simulations. The total RMS jitter measured at the output is less than 0.5 ps.

Nel presente lavoro di tesi si descrive la caratterizzazione sperimentale di un’innovativa tecnica per la cancellazione automatica della spuria alla frequenza del riferimento in un sintetizzatore di frequenza integrato in tecnologia CMOS 65 nm. Tale sintetizzatore, basato su Multiplying Delay-Locked Loop (MDLL), produce sinusoidi a frequenze comprese tra 1,6 GHz e 1,9 GHz a partire da un oscillatore al quarzo a 50 MHz. La struttura basata su MDLL possiede vari vantaggi nel filtraggio del rumore di fase, tuttavia ha il grosso inconveniente di generare un ampio tono spurio a 50 MHz di offset dalla portante, in seguito al mancato allineamento dei segnali di riferimento interni. Il sistema realizzato risolve questo problema attraverso un anello digitale di correzione. Durante l’attività di misura è emerso un problema di accoppiamento elettromagnetico indesiderato, che limita la riduzione della spuria rispetto alle prestazioni attese. Grazie all’utilizzo di un generatore di riferimento esterno si è attenuato questo effetto arrivando ad una riduzione dell’ampiezza del tono spurio da –30 dBc a –70 dBc, valori sperimentali in accordo con le stime simulative. Il jitter totale RMS misurato in uscita è inferiore a 0,5 ps.

Caratterizzazione sperimentale di un sintetizzatore di frequenza a 1,6 GHz basato su MDLL

DIVITINI, BENEDETTO
2013/2014

Abstract

This thesis describes the experimental characterization of an innovative technique for the automatic cancellation of the reference spur in an integrated frequency synthesizers in 65 nm CMOS technology. This synthesizer, based on Multiplying Delay-Locked Loop (MDLL), produces sine waves at frequencies between 1.6 and 1.9 GHz from a 50 MHz quartz oscillator. The MDLL-based structure has several advantages in filtering of the phase noise, however it has the major drawback of generating a large spurious tone at 50 MHz offset from the carrier, as a consequence of the misalignment of the internal reference signals. System implementation solves this issue through a digital correction loop. Unwanted electromagnetic coupling appeared during the measurements, limiting the reduction of the spur with respect to the expected performance. The use of an external reference generator has attenuated this unwanted effect leading to a reduction of the spur level from –30 dBc to –70 dBc, providing experimental results in agreement with the simulations. The total RMS jitter measured at the output is less than 0.5 ps.
MARUCCI, GIOVANNI
ING - Scuola di Ingegneria Industriale e dell'Informazione
29-apr-2014
2013/2014
Nel presente lavoro di tesi si descrive la caratterizzazione sperimentale di un’innovativa tecnica per la cancellazione automatica della spuria alla frequenza del riferimento in un sintetizzatore di frequenza integrato in tecnologia CMOS 65 nm. Tale sintetizzatore, basato su Multiplying Delay-Locked Loop (MDLL), produce sinusoidi a frequenze comprese tra 1,6 GHz e 1,9 GHz a partire da un oscillatore al quarzo a 50 MHz. La struttura basata su MDLL possiede vari vantaggi nel filtraggio del rumore di fase, tuttavia ha il grosso inconveniente di generare un ampio tono spurio a 50 MHz di offset dalla portante, in seguito al mancato allineamento dei segnali di riferimento interni. Il sistema realizzato risolve questo problema attraverso un anello digitale di correzione. Durante l’attività di misura è emerso un problema di accoppiamento elettromagnetico indesiderato, che limita la riduzione della spuria rispetto alle prestazioni attese. Grazie all’utilizzo di un generatore di riferimento esterno si è attenuato questo effetto arrivando ad una riduzione dell’ampiezza del tono spurio da –30 dBc a –70 dBc, valori sperimentali in accordo con le stime simulative. Il jitter totale RMS misurato in uscita è inferiore a 0,5 ps.
Tesi di laurea Magistrale
File allegati
File Dimensione Formato  
2014_04_Divitini.pdf

non accessibile

Descrizione: Testo della tesi
Dimensione 4.18 MB
Formato Adobe PDF
4.18 MB Adobe PDF   Visualizza/Apri

I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.

Utilizza questo identificativo per citare o creare un link a questo documento: https://hdl.handle.net/10589/92237