Tecniche di mitigazione delle spurie in un PLL con oscillatore injection-locked a 1.6 GHz in CMOS 65 nm

This thesis analyzes the issue of high level of reference spur in PLLs based on injection-locked oscillators, that is the main drawback of these architectures. First, we illustrate the operation principle of an injection-locking PLL and its advantages in terms of VCO phase-noise suppression. Then, we discuss, sorting into categories, the main causes originating reference spurs in the output spectrum of a PLL based on a multiplexed-ring oscillator. We propose circuit design techniques to mitigate the reference spur, addressing each issue previously discussed. Finally, we propose new computational methods which allow a quantitative evaluation of reference spur levels, and we apply them in the design of a 1.6GHz PLL based on ring oscillator in 65nm CMOS. The proposed techniques enable a 57dB reference spur reduction, at the cost of an increase of dissipated power of only 150μW.

Con il presente lavoro di tesi si è analizzata l’origine dell’elevato valore di spuria al riferimento che affligge un PLL con oscillatore injection-locking, la quale rappresenta il principale problema di questa struttura. Dopo aver illustrato il funzionamento di un PLL injection-locking, e i vantaggi sul filtraggio del rumore del VCO, si discutono e si classificano tutte le principali cause che determinano la spuria al riferimento dello spettro di uscita in un PLL basato su un multiplexed-ring oscillator, fornendo alcune soluzioni circuitali al fine di ridurla. Si sono poi ideati dei nuovi metodi computazionali utili per valutare in modo quantitativo il valore della spuria al riferimento e verificare la bontà delle soluzioni proposte, applicate a un PLL con oscillatore injection-locked a 1.6GHz in CMOS 65nm. Con tali tecniche è stato possibile realizzare una riduzione della spuria al riferimento di 57dB, a fronte di un modesto incremento di potenza pari a circa 150μW.