Progetto di un 10-bit DAC a 2.5 GS/s con circuito DDS per il test della linearità in CMOS 32 nm
MARINO, EDOARDO
2010/2011
File allegati
| File | Dimensione | Formato | |
|---|---|---|---|
|
2011_12_Marino.pdf
Open Access dal 23/11/2012
Descrizione: Testo della tesi
Dimensione
1.62 MB
Formato
Adobe PDF
|
1.62 MB | Adobe PDF | Visualizza/Apri |
I documenti in POLITesi sono protetti da copyright e tutti i diritti sono riservati, salvo diversa indicazione.
Utilizza questo identificativo per citare o creare un link a questo documento:
https://hdl.handle.net/10589/36762