Sfoglia per Relatore
Mostrati risultati da 1 a 3 di 3
Design of a low-voltage inverse Class-D power amplifier for enhanced data-rate bluetooth digital polar transmitters in 28nm CMOS technology
2024/2025 Frisone, Sara
Design of an inductorless power-gating multiplying delay-locked-loop in 28nm CMOS technology
2023/2024 Trotta, Giovanni Rocco
A power-efficient digital-to-time converter for high-performance phase-locked-loops in 28nm CMOS
2023/2024 Fagotti, Damiano
| Fulltext | Data | Tipo | Titolo | Autore (i) |
|---|---|---|---|---|
| 2025-07-22 | Tesi di laurea Magistrale | Design of a low-voltage inverse Class-D power amplifier for enhanced data-rate bluetooth digital polar transmitters in 28nm CMOS technology | Frisone, Sara | |
| 2025-04-03 | Tesi di laurea Magistrale | Design of an inductorless power-gating multiplying delay-locked-loop in 28nm CMOS technology | Trotta, Giovanni Rocco | |
| 2024-12-11 | Tesi di laurea Magistrale | A power-efficient digital-to-time converter for high-performance phase-locked-loops in 28nm CMOS | Fagotti, Damiano |
Mostrati risultati da 1 a 3 di 3
Legenda icone accesso al fulltext
- File accessibili da tutti
- File accessibili dagli utenti autorizzati
- File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
- File non accessibili