Biblioteche e Archivi
POLITesi - Archivio digitale delle tesi di laurea e di dottorato

Sfoglia per Correlatore LUSARDI, NICOLA

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
Mostrati risultati da 1 a 13 di 13
Fulltext Data Tipo Titolo Autore (i)
2017-10-03 Tesi di laurea Magistrale All programmable SoC with hardware and software programmability SURY, RAFFAELE ALESSANDRO
2018-12-20 Tesi di laurea Magistrale Design and implementation of a FPGA-based high performance digital pulse width modulator DI LALLA, LORENZO
2015-09-30 Tesi di laurea Magistrale Design and test of a programmable multichannel emulator of bi-dimensional arrays of radiation detectors MAGI, RODOLFO
2024-10-10 Tesi di laurea Magistrale Exploring front-end design and synchronization techniques for next-gen FPGA-based TDCs with enhanced precision and scalability Front-End Design and Synchronization Techniques for Next-Gen FPGA-Based TDCs with Enhanced Precision and Scalability FIUMICELLI, GABRIELE
2017-07-27 Tesi di laurea Magistrale Hardware and software co-design of a system-on-chip for real-time bidirectional data transfer and processing CIBIN, MARINA ALICE
2018-10-03 Tesi di laurea Magistrale High performance communication interfaces for programmable logic and Linux-based SoC platforms CORNA, NICOLA
2015-09-30 Tesi di laurea Magistrale Implementazione di un'architettura TDC single-chain multicanale in dispositivi FPGA GRANATO, ALBERTO
2016-07-28 Tesi di laurea Magistrale Migrabilità di architetture asincrone tra dispositivi FPGA : case study di un TDL-TDC PALMUCCI, ALESSIA
2023-05-04 Tesi di laurea Magistrale Novel solution for high-rate timestamps management with real-time configurable delay and dead-time for FPGA-based time-to-digital converters BONANNO, GABRIELE
2016-07-28 Tesi di laurea Magistrale Soluzioni innovative per calibrazione e triggering di segnali asincroni per TDC implementati in FPGA GARZETTI, FABIO
2018-04-19 Tesi di laurea Magistrale Studio e prima implementazione di un HDL-PLL in FPGA GATTI, LORENZO
2016-07-28 Tesi di laurea Magistrale Sviluppo e implementazione in FPGA di un’architettura TDC multi-canale con singola TDL a minimo impiego di risorse LUCIANI, MASSIMILIANO
2020-12-15 Tesi di laurea Magistrale Virtual delay management for FPGA based time-to-digital converters Busola, Nicolo'
Mostrati risultati da 1 a 13 di 13
Legenda icone accesso al fulltext

  • File accessibili da tutti
  • File accessibili dagli utenti autorizzati
  • File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
  • File non accessibili