Biblioteche e Archivi
POLITesi - Archivio digitale delle tesi di laurea e di dottorato

Sfoglia per Relatore  

Opzioni
Vai a: 0-9 A B C D E F G H I J K L M N O P Q R S T U V W X Y Z
Mostrati risultati da 18 a 37 di 47
Fulltext Data Tipo Titolo Autore (i)
2022-07-22 Tesi di laurea Magistrale Linea di ritardo controllata in tensione con guadagno adattivo e feed-forward integrato per convertitori DC/DC con controllo time-based VITTORI, GABRIELE
2019-07-25 Tesi di laurea Magistrale Linear voltage regulators for PLL in 28nm CMOS ARMELI, WALTER
2019-04-16 Tesi di laurea Magistrale Metodologie di quantizzazione digitale per PLL frazionari a basse spurie SQUIZZATO, GABRIELE
2012-04-23 Tesi di laurea Magistrale Moltiplicatore di clock a 2.5 GHz in CMOS 28 nm a basso prodotto jitter/consumo PALATTELLA, CLAUDIA
2021-02-23 Tesi di Dottorato Multi-core frequency synthesizers for MM-wave communications Karman, Saleh
2020-04-29 Tesi di laurea Magistrale A new delta-sigma time-to-digital converter for low-jitter digital PLLs SHEHATA, ABANOB
2020-12-15 Tesi di laurea Magistrale On-chip calibration of a 12-bit 1 GS/s time-interleaved ADC in 28nm CMOS Be', Gabriele
2019-10-03 Tesi di laurea Magistrale Progetto di blocchi abilitanti per PLL a 14 GHz con jitter minore di 100 fs in CMOS 28 nm TORELLI, LUCIANO
2019-04-16 Tesi di laurea Magistrale Progetto di oscillatore a controllo digitale a 20 GHz per wireless backhaul 5G DAGO, ALESSANDRO
2019-10-03 Tesi di laurea Magistrale Progetto di PLL accoppiati a 20 GHz in tecnologia CMOS 55nm TESOLIN, FRANCESCO
2011-12-20 Tesi di laurea Magistrale Progetto di un 10-bit DAC a 2.5 GS/s con circuito DDS per il test della linearità in CMOS 32 nm MARINO, EDOARDO
2011-12-20 Tesi di laurea Magistrale Progetto di un amplificatore di potenza RF in classe D per trasmettitori polari in tecnologia CMOS 65nm MARUCCI, GIOVANNI
2019-10-03 Tesi di laurea Magistrale Progetto di un digitally-modulated power amplifier per applicazioni IoT in tecnologia CMOS a 28nm PELOSINI, ALESSANDRO
2016-09-28 Tesi di laurea Magistrale Progetto di un PLL digitale a 3.6 GHz con controllo adattativo della banda per applicazioni radiomobili cellulari MERCANDELLI, MARIO
2016-07-28 Tesi di laurea Magistrale Progetto di un sintetizzatore di frequenza digitale a 3.6 GHz per applicazioni radiomobili con sistema di cancellazione automatica di spurie DEL BIANCO, ILARIA
2021-07-23 Tesi di laurea Magistrale Progetto di un trasmettitore sonar a 300 kHz per esplorazione di fondali marini, sminamento e ricerca scientifica Di Fabio, Samuele
2017-12-21 Tesi di laurea Magistrale Regolatori LDO per circuiti a radiofrequenza a basso rumore in CMOS 65 nm FRANCALANCI, TOMMASO
2016-09-28 Tesi di laurea Magistrale Sintesi di frequenza ad alta efficienza per applicazioni IOT SANTICCIOLI, ALESSIO; BONOMI, STEFANO
2014-12-18 Tesi di laurea Magistrale Studio dell'injection locking in sottoarmonica di oscillatori LC SEGRETO, DANIELE
2022-10-06 Tesi di laurea Magistrale Sviluppo di una filtenna stampabile su PCB low cost ad alto fattore di qualità ed elevato FoV per la banda ISM 24GHz Mori, Lorenzo
Mostrati risultati da 18 a 37 di 47
Legenda icone accesso al fulltext

  • File accessibili da tutti
  • File accessibili dagli utenti autorizzati
  • File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
  • File non accessibili