Sfoglia per Relatore
Moltiplicatore di clock a 2.5 GHz in CMOS 28 nm a basso prodotto jitter/consumo
2010/2011 PALATTELLA, CLAUDIA
Multi-core frequency synthesizers for MM-wave communications
2020/2021 Karman, Saleh
A new delta-sigma time-to-digital converter for low-jitter digital PLLs
2018/2019 SHEHATA, ABANOB
On-chip calibration of a 12-bit 1 GS/s time-interleaved ADC in 28nm CMOS
2019/2020 Be', Gabriele
Progetto di blocchi abilitanti per PLL a 14 GHz con jitter minore di 100 fs in CMOS 28 nm
2018/2019 TORELLI, LUCIANO
Progetto di oscillatore a controllo digitale a 20 GHz per wireless backhaul 5G
2017/2018 DAGO, ALESSANDRO
Progetto di PLL accoppiati a 20 GHz in tecnologia CMOS 55nm
2018/2019 TESOLIN, FRANCESCO
Progetto di un 10-bit DAC a 2.5 GS/s con circuito DDS per il test della linearità in CMOS 32 nm
2010/2011 MARINO, EDOARDO
Progetto di un amplificatore di potenza RF in classe D per trasmettitori polari in tecnologia CMOS 65nm
2010/2011 MARUCCI, GIOVANNI
Progetto di un digitally-modulated power amplifier per applicazioni IoT in tecnologia CMOS a 28nm
2018/2019 PELOSINI, ALESSANDRO
Progetto di un PLL digitale a 3.6 GHz con controllo adattativo della banda per applicazioni radiomobili cellulari
2015/2016 MERCANDELLI, MARIO
Progetto di un sintetizzatore di frequenza digitale a 3.6 GHz per applicazioni radiomobili con sistema di cancellazione automatica di spurie
2015/2016 DEL BIANCO, ILARIA
Progetto di un trasmettitore sonar a 300 kHz per esplorazione di fondali marini, sminamento e ricerca scientifica
2020/2021 Di Fabio, Samuele
Regolatori LDO per circuiti a radiofrequenza a basso rumore in CMOS 65 nm
2016/2017 FRANCALANCI, TOMMASO
Sintesi di frequenza ad alta efficienza per applicazioni IOT
2015/2016 SANTICCIOLI, ALESSIO
Studio dell'injection locking in sottoarmonica di oscillatori LC
2013/2014 SEGRETO, DANIELE
Sviluppo di una filtenna stampabile su PCB low cost ad alto fattore di qualità ed elevato FoV per la banda ISM 24GHz
2021/2022 Mori, Lorenzo
Techniques for high speed and low power digital to analog converters
FENAROLI, ANDREA
Techniques for low-jitter and low-area occupation fractional-N Frequency synthesis
MERCANDELLI, MARIO
Techniques to reduce the power consumption of a CMOS digital PLL for wireless systems
2017/2018 MARTÍ PASCUAL, DAVID
Legenda icone accesso al fulltext
- File accessibili da tutti
- File accessibili dagli utenti autorizzati
- File accessibili da tutti o solo dagli utenti autorizzati, a partire dalla la data indicata nella scheda
- File non accessibili